공개특허 세2002-65323호(2002.08.13)



粤2002-0065323

(19) 대한민국특허청(KR) (12) 공개특허공보(A)

(51) Int. Cl. GHC 11/15

(11) 공개번호

粤2002-0065323

(43) 공개일자

2002년08월13일

33,	
(21) 출원번호 (22) 출원일자	10-2001-0057198 2001년 09월 17일
(30) 우선권주장 (71) 출원인	JP-P-2001-00029426 2001년02월06일 일본(JP) 미쓰비시덴키 가부시키가이샤
(72) 발명자	일본국 도쿄도 지요다쿠 마루노우차 2초메 2반 3고 구니끼요다쯔야
(1)	일본도꾜도지요다꾸마루노우찌2쪼메2-3마쓰비시덴키가부시키가이사내 에미뀨가쯔미
	에이규가드다 일본도꾜도지요다꾸마루노우찌2쪼에2-3미쓰비시덴키가부시키가미사내
	마에다시게노부
	일본도꾜도지요다꾸마루노우찌2쪼메2-3미쓰바시덴커가부시키가이시내
(74) 대리인	장수길, 구영창
성사원구 : 양음	·

(54) 자기 기억 장치 및 자성체 기찬

기입 시의 소비 전력을 저감한 MR서를 제공함과 함께, 소개 및 기입에 소비되는 시간을 저감한 MR서를 제 공한다.

상호 평행하게 배치된 복수의 워드션 WLI 삼부에서 교치하도록, 상호 평행하게 배치된 복수의 비트선 BLI 이 배치되어 있다. 그리고, 워드션 및 비트선 사이에 끼워지는 각 교함에 MRAM 셀 MC2가 형성되어 있다. 그리고, 화상표로 나타내는 이지 액시스(easy axis)가 비트션 및 워드션에 대하여 45° 기울도록 각 MRAM 델 MC3이 배치되어 있다.

325G

11.5 111111

MRAM 셀, MAM 셀 어레이, 신호 전송용 땜납 범포, 차폐용 땜납 범포

9.4H


互积型 图尼普 盘器

- 도 1은 MRAM 셀의 구성을 나타내는 사시도.
- 도 2는 일반적인 MRAM 셀 머레이의 구성을 나타내는 도면.
- 도 3은 일반적인 MRAM 셀 머레이의 동작을 설명하는 도면.
- 도 4는 스핀을 반전시키는 데 필요한 자계의 관계를 나타내는 도면.
- 도 5는 본 발명에 따른 실시에 1의 MRAM 설 머레이의 구성을 나타내는 도면,
- 도 6은 본 발명에 따른 실시에 1의 제재에 셀 머레이의 동작을 설명하는 도면.
- 도 ?은 본 발명에 따른 실시예 1의 MRAM 셀 머레이의 구성을 나타내는 도면, .
- 도 6은 본 발명에 따른 실시에 1의 NRAM 셑 머레이의 동작을 설명하는 도면.
- 도 9는 일반적인 MFAM 셀의 동작을 설명하는 도면.
- 도 10은 임반적인 MRAM 설의 동작을 설명하는 도면.
- 도 11은 본 발명에 따른 실시여 1의 배셔서 셀의 등작을 설명하는 도면.
- 도 12는 본 발명에 따른 실시에 1의 HRAM 셀의 동작을 설명하는 도면.

74-1


BEST AVAILABLE COPY





도 13은 본 발명에 따른 실시에 1의 세세 셈의 동작을 설명하는 도면. 도 14는 본 발명에 따른 실시에 1의 MRAM 셈의 동작을 설명하는 도면. 도 15는 스핀을 반전시키는 데 필요한 자계의 관계를 LIEH내는 도면 도 16은 일반적인 解새 셈의 동작을 설명하는 도면. 도 17은 일반적인 #RAM 셑의 통작을 설명하는 도면. 도 18은 본 발명에 따른 실시에 1의 ㎞AK 셀의 동작을 설명하는 도면. 도 19는 본 발명에 따른 실시에 1의 세세 셀의 동작을 설명하는 도면. 도 20은 본 발명에 따른 실시예 1의 채제 셀의 등작을 설명하는 도면. 도 21은 본 발명에 따른 실시에 1의 세계 셆의 통작을 설명하는 도면. 도 22는 본 발명에 다른 실시에 1의 제RAM 셀의 동작을 설명하는 도면, 도 23은 본 발명에 따른 실시에 1의 MRAM 셀의 등작을 설명하는 도면, 도 24는 본 발명에 따른 실시에 1의 MRAM 셀의 동작을 설명하는 도면. 도 25는 본 발명에 따른 실시에 1의 MRAM 셀의 동작을 설명하는 도면. 도 26은 본 발명의 실시에 2에 따른 NRAM의 구성을 나타내는 블록도. 도 27은 본 발명의 실시에 2에 따른 MRAM의 구성을 나타내는 회로도. 도 28은 본 발명의 실시에 2메 따른 MRAM의 통작을 나타내는 EN이밍차트. 도 29는 자기 터널 저항의 변화율의 인가 전압 의존성을 나타내는 도면. 도 30은 2층 자기 터널 접합의 구성을 나타내는 도면. 도 31은 본 발명의 실시여 2에 따른 MRAM의 구성을 나타내는 회로도. 도 32는 본 발명의 실시여 2에 따른 MRAM의 동작을 나타내는 ELOI임차트. 도 33은 본 발명의 실시에 2에 CD론 MAM의 구성을 나타내는 회로도. 도 34는 본 발명의 실시에 3에 따른 MPAM의 워드션을 분할한 구성을 나타내는 블록도. 도 35는 본 발명의 실시에 3에 따른 MRAM의 워드선을 계송화한 구성을 나타내는 불록도. 도 36은 본 발명의 실시여 3에 따른 세계에 워드선을 계층화한 구성을 나타내는 개념도. 도 37은 본 발명의 실시예 3에 따른 #RAM의 비트선을 분할한 구성을 나타내는 블록도. 도 38은 본 발명의 실시에 3에 따른 MPAM의 비트선을 계층화한 구성을 나타내는 블록도. 도 39는 본 발명의 실시에 4에 따른 MRAM의 구성을 나타내는 사시도. 도 40은 본 발명의 실시에 4에 따른 MRAM의 등작을 설명하는 단면도. 도 41은 본 발명의 실시에 4에 따른 MRAM의 동작을 설명하는 단면도. 도 42는 본 발명의 실시에 4에 따른 MRAM의 동작을 설명하는 단면도. 도 43은 본 발명의 실시여 4에 따른 MPAN의 변형예의 구성을 나타내는 평면도. 도 44는 본 발명의 실시예 4에 따른 MRAM의 변형예의 구성을 나타내는 단면도. 도 45는 본 발명의 실시에 4에 따른 MRAM의 변형예의 구성을 나타내는 단면도. 도 46은 본 발명의 실시에 4에 (다른 MRAM의 변형에의 구성을 LHEFUT는 평면도, 도 47은 본 발명의 실시에 5에 따른 MRAM의 구성율 LIEI내는 평면도. 도 48은 본 발명의 실시에 5에 CD론 MPAM의 구성을 LIEI내는 평면도. 도 49는 본 발명의 실시에 6에 따른 반도체 기판의 구성을 나타내는 단면도. 도 50은 본 발명의 실시여 6에 따른 반도체 기판의 구성을 나타내는 단면도. 도 51은 일반적인 MRAM의 구성을 나타내는 블록도. 도 52는 본 발명의 실시에 7에 따른 MRAM의 구성을 나타내는 불록도. 도 53은 본 발명의 실시예 7에 따른 MRAM의 구성을 나타내는 불록도. 도 54는 일반적인 패키지화된 KRAM의 구성을 LIEH내는 단면도. 도 55는 일반적인 패키지화된 MRAM의 구성을 LIEH내는 단면도. 도 56은 본 발명의 실시에 8에 따른 ㎞44의 구성을 나타내는 단면도. 도 57은 본 발명의 살시에 6에 따른 HRAN의 구성을 나타내는 평면도.





- 도 58은 본 발명의 실시에 8에 따른 배자와 제조 공정을 나타내는 사시도.
- 도 59는 본 발명의 실시며 8에 따른 세RAM의 제조 공정을 나타내는 사시도.
- 도 60은 본 발명의 실시에 8에 따른 MRAM의 제조 공정을 나타내는 사시도.
- 도 61은 본 발명의 실시예 8에 따른 MRAM의 제조 공정을 나타내는 사시도.
- 도 62는 본 발명의 실시여 8에 따른 세점식의 제조 공정을 나타내는 사시도.
- 도 63은 본 발명의 심시예 8에 따른 MR서의 부분 구성을 설명하는 평면도.
- 도 84는 본 발명의 실시예 8에 따른 MPAM의 부분 구성을 설명하는 단면도.
- 도 65는 본 발명의 실시에 8에 따른 세워서의 구성을 나타내는 단면도.
- 도 66은 본 발명의 실시에 8에 따른 MRM의 구성을 나타내는 단면도.
- 도 67은 자기 터널 접합의 개념을 나타내는 도면.
- 도 58은 천이 금속의 상태 밀도를 모식적으로 나타내는 도면.
- 도 69는 터널 자기 저항 효과를 설명하는 모식도.
- 도 70은 터널 자기 저항 효과를 설명하는 모식도.
- 도 71은 자기 터널 접합의 구성예를 나타내는 도면.
- 도 72는 자기 터널 접합의 구성예를 나타내는 도면.
- 도 73은 스핀 밸브형 강자성 터넘 접합 소자의 실례를 나타내는 도면.
- 도 74는 스핀 밸브형 강자성 터널 접합 소자의 실촉(實則) 특성을 LIEF내는 도면.
- 도 75는 증례의 세계 설 어레이의 구성을 나타내는 사시도.
- 도 76은 중래의 (RAM 셀 어레이의 구성을 나타내는 사시도.
- 도 ??은 종래의 解째 설 대레미의 평가 회로도.
- 도 78은 종래의 城(AM 설 대레이의 동작을 설명하는 도면.
- <도면의 주요 부분에 대한 부호의 설명>
- MC2, MC3 : MRAM 셀
- 64, 83 : 서브 워드선
- 66, 85, 166 : MRAM 셀 머레이
- 67, 84 : 메인 워드션
- 87 : 골로벌 워드션
- 861, 1861 : 메모리 셸 머레이군
- 164, 183 : 서브 비트선
- 167, 184 : 메인 비트선
- 187 : 골로벌 비트선
- 125 : 차폐용 땜납 뱀프
- 223, 235 : 용력 완화막
- 127 : 신호 전송용 땜납 범포
- 122 : 반도체 칩
- 10 : 인덕터
- F8L : 플래시 비트선
- FML : 플래시 워드션
- SHB : 차폐체


관광의 상세관 설명

작용의 극적

발명이 숙하는 기술분야 및 그 분야의 증례기술

본 발명은 자기 기억 장치에 관한 것으로, 특히 자기 터널 접합을 개개의 메모리 셀로서 미용하는 불휘발성 메모리 어레이를 갖는 자기 기억 장치에 관한 것이다.





<터널 자기 저항 효과>

절면채를 두개의 강자성채 사이에 끼운 구조율 자기 터널 접합(Magnetic Tunnel Junction : MTJ)으로 부 른다.

도 67은 NTJ의 개념도를 나타낸다. 도 67에서 강자성체총 FN21 및 FN22에 의해 점연총 TB가 사이에 끼워 지도록 배치되고, 강자성체총 FN21 및 FN22에는 전압이 인가되는 구성으로 되어 있다.

이 구조에서 절연총 TB를 터널링하는 전류를 측정하면, 두개의 강자성체총의 자화 방향에 의해 전류치가 상이한 현상이 관측된다.

이 현상은 터널 자기 저항(Tunnel Magnetic Resistance : TMR) 효과로 청해진다. TMR 효과에 대하여 도 60~도 70을 이용하여 설명한다.

도 66은 천미 금숙의 상태 밀도 N(E)의 모식도를 나타내고 있다. 도 66에서는 평측에 상태 밀도를, 증축 에 에너지 F를 나타내고, 원자가 갖는 전자를 스핀 방향에 따라 분류하여 나타내고 있다. 즉,도 60을 향해 좌속에 스핀 방향이 하향인 전자를 갖는 원자의 상태 밀도를 나타내고,도 60을 향해 우측에 스핀 방향이 상향인 전자를 갖는 원자의 상태 밀도를 나타낸다.

또한, 도 68에서는 3d 궤도와 4s 계도 중 페르미 준위까지 전자가 총견되어 있는 원자를 모식적으로 나타내기 위해, 페르미 준위를 경계로서 페르미 준위까지 전자가 총견되어 있는 원자를 해치(hatch)로 나타내고 있다.

천이 금속이 강자성체가 되는 것은 페르미 준위까지 전자가 충전되어 있는 원자 중, 3d 제도의 전자에서 상향의 스핀 수와 하형의 스핀 수가 다르기 때문이다.

즉, 4s 궤도의 전자는 상향의 스핀 수와 하향의 스핀 수가 동일하기 때문에 자성의 발생에는 기어하지 않는다.

도 69 및 도 70은 TMR 효과를 모식적으로 나타내는 도면이다. 도 69에서는 절연총 TB의 좌촉 강자성체총 FM21을 구성하는 원자의 3d 궤도 중, 하향 스핀의 전자를 갖는 원자의 상태 밀도가 상향 스핀의 전자를 갖는 원자의 상태 밀도보다 많기 때문에, 전체로서 자화 방향은 하향이 된다.

절연층 TB의 우측 강자성체총 FM22도 동일하게 전체로서 자화 방향이 하향으로 된다.

전자의 터널링은 주로 시작 상태와 중료 상태의 스핀 방향을 보존하도록 발생한다. 도 63의 경우, 시작 상태(강자성체용 FM21 내)와 중료 상태(강자성체용 FM22 내)의 하향 스핀 상태 밀도가 모두 크기 때문에, 터널 확률은 커지고, 터널 전류도 커진다. 즉, 터널 자기 저항은 작이전다.

한편, 도 70에서는 시작 상태(강자성체총 FM21 내)의 상향 스핀의 전자를 갖는 원자의 상태 밀도가 크지만, 종료 상태(강자성체총 FM22 내)의 상향 스핀의 전자를 갖는 원자의 상태 밀도가 작기 때문에, 터널 확률은 작아지고, 터널 전류도 작아진다. 즉, 터널 자기 저항은 커진다.

여기서, 두개의 강자성체총의 자화 방향이 상호 동일한 경우의 저항을 R, 반대 방향을 향하고 있는 경우의 저항을 R,로 하면, 터널 자기 저항 변화율(Tunnel Magnetic Resistance Rate : TMRR)은 다음 수학식으로 표현된다.

$$TMRR = \frac{R_{AP} - R_{p}}{R_{A}} = \frac{P_{1}P_{2}}{1 - P_{1}P_{2}}$$

또, 상기 수학식 1에서, P1, P2는 각각 강자성체총 FM21 및 FM22의 스핀 분국율이다.


그리고, 호스핀 대역의 페르대면에서의 상태 밀도를 Do(Ep)로 하면 스핀 분축들은 CF음 수학식으로 표현되다.

$$P = \frac{D_{\uparrow}(E_{p}) - D_{\downarrow}(E_{p})}{D_{\uparrow}(E_{p}) + D_{\downarrow}(E_{p})}$$

즉, 스핀 분극율은 페르미면에서의 상향 스핀과 하향 스핀의 상태 밀도 차가 클수록 커진다. 또한, 스핀 분극율이 1에 근접할수록 TMRR은 커진다. 또한, 스핀분극과 자화는 비례하는 것이 알려져 있다. 여기서, 표 1에 각종 자성체의 스핀 분극율을 정리하여 나타낸다.

[# 1]

재료 Fe Co Ni	스핀 분극율
Fe	0.44
Со	0.35
Ni	0.23
NicoF∋20	0.25, 0.45
FeCo	0.53



NilanSb	1, 0.58
PtMnSb	1
CrQ.	1
Fe,O,	1
(La · Sr)MnO.	1

이상 설명한 TMR 효과를 이용하여, 두개의 강자성채총의 자화 방향을 0 혹은 1에 대용시켜 데이터를 기억 하는 장치가 MRAM(Magnetic Random Access Memory)이다.

(마라서, MTJ의 두개의 강자성체총 중 한쪽만 자화 방향을 변경시키고 싶지만, 도 67의 구조에서는 자계를 걸면 양방의 강자성체총 모두 자화 방향이 변경되는 경우가 있다. 그래서, 한쪽의 강자성체총의 자화 방향을 고정함 목적으로, 도 71에 도시한 바와 같이, 한쪽의 강자성체총 상에 반강자성체총이 형성된 구조가 제안되어 있다.

도 71에서 절면총 TB를 강자성체총 FR21 및 FR22 사이에 끼우고, 강자성체총 FR21의 상부에는 반강자성체총 AF가 배치되어 있다. 또, 반강자성체총 AF에는 직류 전원의 물러스 전국을, 강자성체총 FR22에는 마이너스 전국을 접속하고 있다.

강자성체와 반강자성체를 인접하여 형성하면, 양자를 관통하는 자속이 닫힘으로써 자화 방향이 고정된다. 이 구조를 스핀 밸브형 강자성 터널 접합 소자로 호청한다.

또한, 도 72는 스핀 밸브형 강자성 터닐 접합 소자의 변형에의 구성을 나타낸다. 도 72에서 점면증 TB급 강자성체용 FM21 및 FM22 사이에 깨무고, 강자성체용 FM21의 상부에는 반강자성체용 AF를 배치하며, 강자성체용 FM22의 하부에는 강자성체용 FM23을 배치하고 있다.

여기서, 반강자성체총 AF는, 예를 들면 Ir(이리튬)을 20~30atom.* 포함하는 Irkn으로 구성되며, 강자성 체총 FK21의 자화 방향을 고쟁하지만, 자화 방향은 외부 자계에 대하여 반전되기 어려운 쪽이 쫓기 때문 에, 강자성체총 FK21로서는 보자력이 큰 CoFe가 이용되고 있다.

또한, 수학식 1을 이용하여 설명한 바와 같이, 터널 자기 저항 변화율(TMR R)은 스핀 분극율이 큰 쪽이 커지기 때문에, 스핀 분곡율이 큰 재료로서 Cofe가 이용되고 있다.

한편, 강자성체출 FM22에도 동일한 CoFe가 이용되고 있지만, 강자성체출 FM22는 가능한 한 작은 외부 자계에 의해 자화 방향을 제어할 수 있도록, 보자력이 작은 재료족이 바람작하다.

도 72의 구성에서는 강자성체용 FM22의 자화 방향을 반전하기 쉽게 할 욕적으로, 강자성체용 FM23으로서 보자력과 스핀 분국율이 작은 Ni_wFe₇₀(퍼멀로미)을 사용한다. 이에 따라, 강자성체총 FM22는 작은 외부 자계로 자화 방향을 반전시킬 수 있다.

도 73은 도 72에 도시한 스핀 밸브형 강자성 터널 접합 소자의 실제적인 구조를 나타내고, 도 74는 상가 구조에서의 TMR의 실축 특성을 나타내고 있다.

도 73에서 기판 80 상에 평면적으로 배치된 반강자성체총 AF 및 강자성체총 FM21의 적흥체 상부에 절연총 TB가 배치되고, 절연총 TB의 상부에 강자성체총 FM23이 배치되어 있다. 이러한 구성에서 외부 자계를 인 가하여 자기 저항 MP의 변화를 측정한 결과가 도 74이다.

도 74에서는 황축에 자제(1에르스테드(persted)=약 79A/m으로 환산), 종축에 터널 자기 저항을(TMRN)을 나타내고 있다. 도 74에서는 TMRROI 36X의 값을 실현하고 있는 것, 자화 방향의 반전에 필요한 자계가 약 30(×79A/m) 정도로 낮은 것, 자계 방향에 대하며 대청인 히스테리시스가 얻어지는 것을 알 수 있다. <MRAM의 구조와 동작 원리>

鄉越에서는 메모리 셀을 구성하는 자기 터널 접합 소자의 두개의 강자성체의 자화 방향이 동일한, 혹은, 상반되는 방향이 되도록 외부 자계로 제어하고, 자화 방향이 동일한, 혹은, 상반되는 방향의 상태를 0 혹 은 1에 대용시켜 데이터를 기억한다.

기억된 데이터는 메모리 셀에 소정의 전류를 **흡격 터널 자기 저항의 양단 전압을 감지합으로써 판독할 수** 있다. 그리고, 터널 자기 저항치의 변화물(TMRR)이 불수록 감지하기 쉽기 때문에, 스핀 분국율이 큰 강 자성체 재료가 #RAM에는 유리하다.

또한, 데이터의 기업은 배선(워드선 및 비트선)에 소정 전류를 즐려 발생한 자계를 이용하여, 한쪽의 강 자성체의 자화 방향을 변화시키면 좋다.


◇斯화 설약 구조>

이하, MRAM의 중래예로서 미국 특허 USP 5,793,697에 공개되어 있는 MRAM에 대하며 구조 및 동작을 설명한다.

도 75는 MRAM 셀 어레이와 셀을 나타내는 사시도이다. 도 75에서 상호 평행하게 돼치된 워드선(1, 2, 3)의 상부에서 교차하도록, 비트션(4, 5, 6)이 상호 평행하게 왜치되어 있다.

그리고, 워드선 및 비트선 사이에 끼워지는 각 교정에 IRAM 셑(이후, 간단하게 셑로 호칭하는 경우도 있음: 9)이 형성되어 있다. 도 75에서 확대도로서 도시한 바와 같이, IRAM 셑(9)은 워드선 상에 실리콘 m 집합 다이오드(7)와 자기 터널 접합 소자(NTJ: 8)가 적충된 구조이다.

도 76은 MRAM 셑(9)의 단면 구조를 나타내는 모식도이다. 또, 도 760H서는 워드선(3) 상의 MRAM 셑(9)출



에서하고 있으며, 실리콘 기판(80) 상에 워드션(3)이 배치되고, 그 위에 n^{*} 실리콘송(10)과 p^{*} 실리콘송 (11)이 작흥되며, pn 접합 다이오드(7)가 형성되어 있다. pn 접합 다이오드(7)는 실리콘 산화막(13) 등 의 철연막으로 피복된다.

그리고, pn 접합 다이오드(7)의 상부에는 템스텐 스터드(tungsten stud)(12)가 배치되고, pn 접합 다이오드(7)는 팅스텐 스터드(12)를 통해 MTJ(8)에 전기적으로 접속되어 있다. 또, 실리콘 산화막(13)은 탕스텐 스터드(12)도 피복하도록 배치되고, 당스텐 스터드(12)와 실리콘 산화막(13)의 표면은 CMP(Chemical Mechanical Polishing)로 평탄화되어 있다.

MTJ(8)는 적용 구조이며, 아래로부터 순서대로 백금(Pt)으로 구성되는 템플릿용(15)(막 두째 10mm), Nia,Fer,의 퍼멀로이로 구성되는 초기 강자성체용(16)(막 두께 4mm), Mna,Fea,으로 구성되는 반자성체용(18)(막 두께 10mm), Cofe 혹은 Nia,Fea,의 퍼멀로이로 구성되고, 자화 방향이 고정된 강자성체용(20)(막 두께 6mm), Al,O,으로 구성되는 터널 배리어용(22), 막 두께 20m의 Cofe와 막 두째 20mm의 Nia,Fea,의 다용 막으로 구성되는 소프트 강자성체용(24), Pt로 구성되는 컨택트용(25)을 구비하고 있다.

또, 터널 배리어흥(22)은 막 두께 1~2m의 AI율 피착한 후, 플라즈마 산화법에 의해 100mTorr의 산소 압력 하에서 25%/&의 파워 밀도로 60~240초간 처리하며 형성된다.

또한, 도 76에는 도시하지 않았지만, 실제로는 기판(80) 상의 실리콘 산화막(13)의 전면에 하나의 콘 MI 을 형성하고, 이것을 포토레지스트 마스크를 이용하여 아르곤 이온 말랑으로 패터닝하여 도 76에 도시한 작은 MIJ(8)를 복수 형성한다. 개개의 MIJ(8)는 실리콘 산화막(26)으로 파복되어 있다. 또한, 도 76에 는 도시하지 않았지만, 컨택트총(25)은 비트선에 접속된다.

MTJ(8)의 자기 터널 저항은 앞에서 설명한 바와 같이 소프트 강자성체총(20)의 자화 방향이 강자성체총 (20)의 자화 방향과 동일한 경우와, 반대 방향을 향하고 있는 경우에 다른다. 소프트 강자성체총(24)의 자화 방향은 비트선과 워드선을 호르는 전류에 의해 생성된 자계로 변화시킬 수 있다.

또한, MTJ(8)의 자기 터널 저항은 터널 배리어총(22)의 막 두께, 및, 그 배리어 높이와, 접합 아래의 계면 거참기 등의 막의 재질 특성에도 크게 의존한다.

소프트 강자성체층(24)은 이지 액시스(easy axis)로 호청되는 자화가 용이한 방향을 갖도록 형성된다. 이 이지 액시스를 따르는 자화 방향은 2방향이 되고, 각각 메모리 셈의 0 및 1의 두개의 데미터에 대용시 킬 수 있다.

한편, 강자성체용(20)은 자화 방향이 소프트 강자성체종(24)의 미지 멕시스와 동일하며, 또한, 網絡의 동작 상태에 상관없이 방향을 변경하지 않도록 형성된다.

이 자화 방향을 고정 자화 방향(unidirectional anisotropy direction의 편의적인 역어)이라고 한다. 소 프트 강자성체종(24)의 이지 액시스는 MTJ(8)의 진성 이방성(intrinsic anisotropy), 용력 마기 이방성 (stress induced anisotropy), 형상에 기인하는 이방성을 조합하여 정해진다.

여기서, 잔성 이방성이란 강자성체가 갖는 물성 본래의 자화 이방성을 의미하며, 응력 야기 이방성이란 강자성체에 융력을 기한 경우에 생기는 자화 이방성을 의미한다.

또한, 도 75에 도시한 비와 할미, MTJ(8)는 평면에서 본 형상이 긴 변 길이 L, 짧은 변 길이 N의 장방형물 하고 있다. 이것은 MTJ(8)의 형상에 기인하는 이방성을 이용하며, 소프트 강자성체총(24)의 이지 액시스를 정하고 있기 때문이다.

다음으로, 강자성체총(20)의 고정 자화 방향의 설정 방법을 설명한다. 템플릿축(15) 상储 피착 형성되는 초가 강자성체측(16)은 결정 방위가(111) 방위가 되는 면((111)면)을 위로 하여 성장한다. 또한, MnFe로 구성되는 반자성체총(18)은 초기 강자성체총(16) 상에 피착된다.

이들 자성체총은 후에 미착되는 소프트 강자성체총(24)의 미지 액시스의 방향과 동일한 방향을 향한 자계 의 아래에서 대착되고, 이에 따라, 소프트 강자성체총(24)의 고정 자화 방향이 정해진다.

또한, 강자성체측(20)과 반자성체측(18) 사미에서 자수이 닫히기 때문에, 강자성채충(20)의 자화 방향은 소프트 강자성체충(20)의 자화 방향보다 외부 자계에 의해 방향을 변경하기 어렵고, 워드션과 버트선을 호르는 전류에 의해 발생하는 자계의 크기 범위에서는 강자성체충(20)의 자화 방향은 고정된다. 또한, NTJ(8)의 평면에서 본 형상을 장방형으로 하고 있기 때문에, 강자성체충(20)의 형상에 가인하는 자화 이 방성이 발생하고, 이것도 강지성체충(20)의 자화 방향의 안정에 공한하고 있다.

<MRAM의 기입/판독 동작의 개요>


이하, MPAM의 기입 및 판촉 통작에 대하며 설명한다.

어드레스 선택을 행하기 위한 워드선 및 비트선(선택 워드선 및 선택 비트선으로 호청)에 소정의 전류를 흘리면, 각 선 주위에 자계가 발생하고, 양선의 교차부(선택 어드레스)에서는 각 자계가 결합된 결합 자 계가 발생한다. 미 자계가 인가되면 양선의 교차부에 설치되어 있는 MTJ(8)의 소프트 강자성제층(24)의 자화 방향이 총의 면 내에서 회전되어 데이터의 기업이 행해진다.

이 자계의 크기는 소프트 강자성체총(24)의 스위청 **자계(자화 방향이 반전되기 시작하는 자계)보다 커지** 도록 설계되고, 주로 소프트 강자성체총(24)의 보자력과 자화 이방성으로 결정된다.

또한, 선택 워드선 및 선택 비트선 주위에 발생하는 자계는 강자성채충(20)의 고정 자화 방향을 회전시키지 않도록, 충분히 작게 설계해야 한다. 왜나하면, 반 선택(Half select) 셀의 자화 방향을 변경시키지 않기 위해서이다. 또, 반 선택 셀이란 그 상하에 위치하는 워드선 및 비트선의 한쪽 밖에 전투가 흐르고 있지 않은 셀이다.

이와 같이, 메모리 셀 어레이의 아키텍쳐는 기입 시의 소비 전력을 저감하기 위해, 기입 전류가 MTJ(8)에



직접적으로 흐르지 않도록 설계된다.

또한, NRAM 셀(9)에 기입된 데이터는 pp 접합 다이오드(7)와 NTJ(8)를 수직으로 흐르는 전류를 감지함으로써 판독된다. 또, 동작 시는 NRAM 셀(9) 중을 터널 전류가 세로로 흐르기 때문에, NRAH 셀(9)의 점유 면적을 작게 함 수 있다.

MTJ(8)의 AI-O,으로 구성되는 터널 배리어송(22)의 저항은 막 두께에 대하여 거의 지수 합수적으로 변화한 다. 즉, 터널 배리어를 흐르는 견류는 막 두페가 두꺼워지면 저감되고, 접합을 터널링하는 전류만이 접 합에 대하여 수직으로 흐른다.

그리고, 冲써 셀(9)의 데이터는 기업 전류보다 훨씬 작은 감지 전류가 MTJ(8)를 수직으로 호를 때 발생하 는 싸써 셀(9)의 전압을 모니터함으로써 판독된다.

앞에서 설명한 바와 같이, MTJ(8)의 터널 확률은 시작 상태에서의 소프트 강자성체충(24) 중의 스핀의 극 성과 동일한 극성의 스핀 상태 밀도가 중료 상태에서의 강자성체충(20) 중에서 많이 존재할 수록 증가한 다.

[따라서, MTJ(8)의 자기 터넓 저항은 소프트 강자성체흥(24)과 강자성체흥(20)의 스핀 상태가 동말한 경우, 즉, 자화 방향이 양흥에서 통일한 경우에는 낮고, 자화 방향이 반대인 경우에는 높아진다. 그렇기 때문에, MTJ(8)의 저항을 미소 전류로 모나터하면 MRAM 셀(9)의 데이터를 판독할 수 있다.

또, 감지 전류가 발생하는 자계는 무시할 수 있으며, MRAM 셀(9)의 자화 상태에 영향을 주지 않는다. 또한, MRAM 셀(9)의 판독/기업에 필요한 배선은 도 75에 도시한 비토선과 워드션의 어레이만이기 때문에, 효율이 좋은 메모리 셀 머레미를 구성할 수 있다.

<기인 용작>

이하, 써요새의 기입 동작에 대하며 도 77 및 도 78을 이용하며 또한 설명한다.

도 77은 도 75에 도시한 데모리 셀 어레이의 등가 회로도이고, 워드션(1~3) 양단은 각각 워드선 제어 회로(53)에 접속되고, 비트션(4~5) 양단은 각각 비트션 제어 회로(51)에 접속되며 있다. 또,도 78의 설명의 편의를 도모하기 위해,워드션(1~3)를 워드션 뗐1~胍3,비트션(4~6)을 비트션 BL4~BL6으로서 나타내는 경우도 있다.

그리고, 워드선(1~3) 및 비트선(4~6)의 교점에는 저항 기호로 LIEH내는 NTJ(8) 및 CI이오드 기호로 표 시되는 pn 접합 CI이오드(7)가 배치되어 있다.

여기서, 워드선(1) 및 비트선(4) 플 선택하는 경우를 상정하면, 양자의 교점에 위치하는 MRAM 셀(9a)이 선택된다.

선택된 NPAN 셀(9a)은 비트선(4)을 흐르는 전류 l와, 워드선(l)을 흐르는 전류 l 에 의해 발생한 결합 자계로 기업된다.

전류 | 및 | 중 머느 한쪽이 셀 영역 내에서 단독으로 발생하는 자계는 MTJ(8)의 소프트 강자성체총(24) 셀의 자화 방향을 변경시키는 데 필요한 자계보다 작다.

그렇기 때문에, 반 선택 셀인 MRAN 셀(9b~9e)(워드션 및 비트선에 전류 la나 l 중 어느 한쪽밖에 흐르지 않는 셀)에는 기업은 행해지지 않는다.

그러나, 전류 I, 및 I 에 의한 자계가 결합되면, 선택된 메모리 셸(9a)의 소프트 강자성체용(24)의 자화 방향을 변경하는 데 충분한 크기가 된다.

또, 셆(3a)의 소프트 강자성체총(24)의 자화 방향을 상반되는 무개의 다른 자화 방향으로 할 수 있도록, 전류 I。및 I 중 적어도 한쪽은 양 방향으로 한르도록 설계된다. 또,도 77에서는 비트선 제어 회로(5 I)도 워드선 제어 회로(53)도 쌍으로 구성되어 있기 때문에,전류 I。및 I.는 양쪽 모두 전류의 방향을 변 경할 수 있다.

도 78은 비트선(4~6)(비트선 BL4~BL5) 및 워도선(1~3)(워드선 때1~배3)의 전압 및 전류의 타이밍차트를 나타내고 있다.

도 78에 도시한 바와 같이, 기입 서의 비트선 BL4~BL6의 전압은 전류를 양 방향으로 출리는 데 알맞은 전압 사로 설정된다. 또한, 워드선 WL1~WL3의 전압은 전압 VL보다 크고, 또한 플러스의 전압 VL로 설정 된다.


대기 시에는, 미듈 전압은 모든 셀(9)의 pn 접합 다이오드(7)에 역 바이어스가 걸리도록 설정된다. 따라서, 대기 시에 전류 la 및 l.가 메모리 셀 내를 흐르는 경우는 없다.

<판독 동작>

다음으로, 바에의 판독 동작에 대하여 도 77 및 도 78을 미용하여 또한 설명한다. 도 78에 도시한 바라같이 워드션 됐니의 전압을 V.해서 V.로 내리고, 비트션 BL4의 전압을 V.에서 V.로 올려. 선택된 셸(9a)의 pn 접합 다이오드(7)에 순 바이어스를 인가한다.

판독 중 비선택 비트선(5, 6)용 대기 전압 V_{n} 그대로이고, 비선택 워드션 N_{n} 및 N_{n} 이 전압 V_{n} 그대로이고, 비선택 워드션 N_{n} 및 N_{n} 이 전압 N_{n} 그대로이고,

또, 반 선택 셈(9b~9e)에서는 워드선으로부터 비트선으로의 전압 강하가 없기[즉, pn 접합 다미오드(7)에 0V가 인기됨] 때문에, 셀 내를 전류가 흐르지 않는다.



선택 셀(9a)의 자기 터널 저항에 의해, 비트선 R.4로부터 셀(9a)을 통하며 위드선 W.1로 흐르는 감지 전류(30)(도 77 참조)의 크기가 결정된다. 비트선 제어 회로(51)의 일부를 구성하는 감지 회로에서 셀 두 개의 상태에 대응하여 예측되는 두개의 전류치의 평균값을 참조.전류로 하고, 감지 전류와 비교한다. 그리고, 양 전류의 차품 증폭하여 선택 셀(9a)에 저장되어 있는 데이터를 관득한다.

또, 도 77의 강지 전류(30)의 파형으로 나타낸 바와 같이, 감지 전류(30)는 NTJ(8)의 두개의 자화 상태에 상당하는 2층류의 전류 파형을 나타낸다.

데이터 판독 후, 비트선 8L4와 워드선 W.I의 전압은 각각의 대기치로 복귀되지만, 메모리 쇌(9a)의 자화 상태는 판독 동작 후에도 유지된다.

联系 序套代 土伤 仅正导门 的密盘

이상 설명한 바와 같이, NRAN 셀로의 기입 시는 비트선과 워드선에 전류를 출려 자계를 발생시킨다. 그리고, 선택 머드레스의 메모리 셀에는 셀을 구성하는 소프트 강자성채충의 스위청 자계보다 큰 자계를 제공할 필요가 있기 때문에, 비교적 큰 전류를 풀릴 필요가 있었다. 그 때문에, 기입 시의 소비 전력이 커진다고 하는 문제점이 있었다.

본 발명은 상기한 바와 같은 문제점을 해소하기 위해 이루어진 것으로, 기업 시의 소비 전력을 저감한 終쇄을 제공하는 것을 제1목적으로 한다.

또한, 중래의 #RAM 셈 어레이에서는 적어도 하나의 메모리 셀 어레이로 구성되는 메모리 블록 단위로 잃 괄하여 데마터를 소거, 혹은 기압하기 위해서는 시간이 걸린다고 하는 문제점이 있었다.

본 발명은 소개 및 기업에 소비되는 시간을 저강한 IRAM을 제공하는 것을 제2 목적으로 한다.

발명의 구성 및 작용

본 발명에 따른 자기 기억 장치는 비접촉으로 교치하여 배트릭스를 구성하는 복수의 비트선 및 복수의 원 도선과, 상기 복수의 비트선과 상기 복수의 워드선과의 교치부에 각각 배치되며, 적어도 하나의 자기 터 널 접합을 포함하는 복수의 메모리 셀을 구비한 자기 기억 장치에 있어서, 상기 복수의 메모리 셀은 상기 복수의 비트선의 1개 및 상기 복수의 워드선의 1개 사이에 각각 배치되고, 상기 적어도 하나의 자기 터널 접합은 자화 방향이 변경 가능한 소프트 강자성체충을 갖고, 상기 적어도 하나의 자기 터널 접합은 상기 소프트 강자성체충의 자화가 용이한 방향인 미지 액시스가 상기 복수의 비트선 및 상기 복수의 워드선의 연장 방향에 대하며 40~50°의 각도를 갖도록 배치된다.

본 발명에 따른 자기 기억 장치는 상기 자기 터널 접합이, 상기 이지 액시스에 평행한 변이, 상기 이지 액시스에 직교하는 변보다 길러지도록, 평면에서 본 형상이 구청으로 구성되어 있다.

본 발명에 (따른 자기 기억 장치는 비접촉으로 교치하여 메트릭스를 구성하는 복수의 비트선 및 복수의 원 도선과, 성기 복수의 비트선과 상기 복수의 워드선과의 교차부에 각각 배치되며, 적어도 하나의 자기 터 될 접합을 포합하는 복수의 메모리 셀을 구비한 자기 기억 장치에 있어서, 상기 복수의 비트선의 제1 단 부에 각각 접속되며, 상기 제1 단부와 제1 전원 혹은 제2 전원과의 전기적인 접속을 전환할 수 있는 복수 의 제1 전환 수단과, 상기 복수의 비트선의 제2 단부에 각각 접속되며, 상기 제2 단부와 상기 제1 전원 혹은 상기 제2 전원과의 전기적인 접속을 전환할 수 있는 복수의 제2 전환 수단을 포함하고 있다.


보 발명에 따른 자기 기억 강치는, 상기 제1 전환 수단이 상기 복수의 비트선의 제1 단부에 각각의 제1 주전국이 접속되고, 각각의 제2 주전국이 상기 제1 전원 및 상기 제2 전원에 접속된 동일 도전형의 제1 및 제2 MOS 트랜지스터를 갖고, 상기 제2 전환 수단은 상기 복수의 비트선의 제2 단부에 각각의 제1 주전 국이 접속되며, 각각의 제2 주전국이 상기 제1 전원 및 상기 제2 전원에 점속된 동일 도전형의 제3 및 제 4 MOS 트랜지스터를 갖는다.

분 발명에 [다른 자기 기억·장치는, 상기 제1 전환 수단이 상기 복수의 비트선의 제1 단부에 각각의 제1 주전극이 접속되고, 각각의 제2 주전극이 상기 제1 전원 및 상기 제2 전원에 접속된 도전형이 다른 제1 및 제2 MOS 트런지스터를 갖고, 상기 제2 전환 수단은 상기 복수의 비트선의 제2 단부에 각각의 제1 주전 금이 접속되면, 각각의 제2 주전극이 상기 제1 전원 및 상기 제2 전원에 접속된 도전형이 다른 제3 및 제 4 MOS 트랜지스터를 갖는다.

본 발명에 따른 자기 기억 장치는 상기 제1 및 제2 MOS 트랜지스터 각각의 상기 제1 주전국 사미에 접속 된 상기 제2 MOS 트랜지스터와 동일 도전형의 제5 MOS 트랜지스터와, 상기 제3 및 제4 MOS 트랜지스터 각 각의 상기 제1 주전국 사이에 접속된 상기 제4 MOS 트랜지스터와 동일 도전형의 제6 MOS 트랜지스터를 더 포함하고, 상기 제5 및 제6 MOS 트랜지스터의 제어 전국은 항상 온 상태가 되는 소정 전압을 제공하는 제 3 전원에 접속된다.

문 발명에 따른 자기 기억 장치는 배접촉으로 교치하여 매트릭스를 구성하는 복수의 비트선 및 복수의 워드선, 및, 상기 복수의 비트선과 상기 복수의 워드선과의 교치부에 각각 배치되며, 적어도 하나의 자기 터널 접합을 포함하는 복수의 메모리 셀로 구성되는 복수의 메모리 셀 어레이와, 상기 복수의 메모리 셀어레이에 굴치는 복수의 메모리 셀스 어레이에 함치는 복수의 메모리 셀스 어레이에 함치는 복수의 메모리 셀스 어레이 선택선을 갖는 적어도 하나의 메모리 셀어레이스를 포함하고, 상기 복수의 메모리 셀어레이스를 포함하고, 상기 복수의 워드선은 상기 복수의 메모리 셀어레이스를 포함하고, 상기 복수의 워드선은 상기 복수의 메모리 셀어레이스를 포함하고, 상기 복수의 메모리 셀어레이스를 포함하고, 상기 복수의 워드선은 상기 복수의 메모리 셀어레이스를 함릭은 교차 상태에 있는 상기 복수의 메인 워드선의 1개와 상기 목수의 메모리 셀어레이스텍션의 1개대 접속된다.

본 발명에 따른 자기 기억 장치는 상기 적어도 하나의 메모리 셈 어레이군을 복수 갖고, 상기 복수의 메모리 셈 어레이군에 걸치는 복수의 골로벌 워드선과, 상기 복수의 메모리 셈 머레이군 개개에 대응하여 배치된 복수의 메모라 셈 머레이군 선택선을 또한 갖고, 상기 복수의 메인 워드션은 상기 복수의 글로벌



워드선과 상기 복수의 메모리 셈 머레이군 선택선과의 교차부에 각각 설치된 제2 조합 논리 제이트의 춤력에 각각 집속되며, 상기 제2 조합 논리 제이트의 입력은 교차 상태에 있는 상기 복수의 글로벌 워드션의 1개와 상기 복수의 메모리 셈 머레이군 선택선의 1개에 접속된다.

트 발명에 따른 자기 기억 장치는 비접욕으로 교차하여 때트릭스룹 구성하는 복수의 비트선 및 복수의 워드선, 상기 복수의 비트선과 상기 복수의 워드선과의 교차부에 각각 배치되며, 적어도 하나의 자기 터널 점합읍 포함하는 복수의 메모리 셀로 구성되는 복수의 메모리 셀 어레이와, 상기 복수의 메모리 셀 머레이에 검치는 복수의 메인 비트선과, 상기 복수의 메모리 셀 머레이 개개에 대응하여 배치된 복수의 메모리 셀 어레이 선택선을 갖는 적어도 하나의 메모리 셀 머레이군을 포함하고, 상기 복수의 베르선은 상기 복수의 메인 비트선과 상기 복수의 메모리 셀 머레이군을 포함하고, 상기 복수의 비트선은 상기 목수의 메인 비트선과 상기 복수의 메모리 셀 머레이 선택선과의 교차부에 각각 설치된 제1 조함 논리 게 미트의 플릭에 각각 접속되며, 상기 제1 조합 논리 게이트의 압력은 교차 상태에 있는 상기 복수의 메인 비트선의 1개와 상기 복수의 메모리 셀 머레이 선택선의 1개에 접속된다.

문 할명에 따른 자기 기억 장치는 상기 적어도 하나의 메모리 셀 어래미군을 촉수 갖고, 상기 복수의 메 모리 셸 어레미군에 접치는 복수의 글로벌 비트선과, 상기 복수의 메모리 셸 어레미군 개개에 대응하여 배치된 복수의 메모리 셸 어레미군 선택선을 또한 갖고, 상기 복수의 메인 비트선은 상기 복수의 글로벌 비트선과 상기 복수의 메모리 셸 머레미군 선택선과의 교차부에 각각 섭치된 제2 조합 논리 게미트의 출 력에 각각 점속되며, 상기 제2 조합 논리 게미트의 입력은 교차 상태에 있는 상기 복수의 글로벌 비트선 의 1개와 상기 복수의 메모리 셸 머레미군 선택선의 1개에 접속된다.

본 밥명에 따른 자기 기억 장치는 비접촉으로 교치하여 때트릭스를 구성하는 복수의 비트선 및 복수의 위 드선, 및, 상기 복수의 비트선과 상기 복수의 워드선과의 교치부에 각각 배치되며, 적어도 하나의 자기 터널 접합을 포함하는 복수의 메모리 셀로 구성되는 메모리 셀 머레이와, 인덕터를 포함하고, 상기 적어 도 하나의 자기 터널 접합은 자화 방향을 변경할 수 있는 소프트 강자성체총을 갖고, 상기 인덕터는 상기 소프트 강자성체용의 자화가 용이한 방향인 이지 역시스을 따른 방향으로 자계를 발생시킨다.

본 발영에 따른 자기 기억 장치는 상기 적어도 하나의 자기 터널 접합이, 상기 이지 액시스가, 상기 복수의 비트선 또는 상기 복수의 워드선의 연장 방향해 합치되도록 배치되고, 상기 민덕터는 상기 이지 액시스의 방향과 합치되는 상기 목수의 비트선 또는 상기 목수의 워드선의 연장 방향을 따라 상기 메모리 셀어레이를 둘러싸도록 배치된 코알형의 인덕터이다.

문 발명에 따른 자기 기억 장치는 비접촉으로 교치하여 때트릭스물 구성하는 복수의 비트선 및 복수의 위 도선, 및, 상기 복수의 비트선과 상기 복수의 워드선과의 교치부에 각각 배치되며, 적어도 하나의 자기 터널 접합을 포함하는 복수의 매모리 셀로 구성되는 적어도 하나의 메모리 셀 어레이와, 상기 적어도 하나의 메모리 셀 어레이의, 상기 복수의 비트선 및 상기 복수의 워드선의 외혹에 각각 성치되며, 상기 복수의 비트선 및 상기 복수의 워드션의 형성 영역을 피복하는 평판상 중 적어도 하나의 물래시 비트선과, 적어도 하나의 물래시 워드션을 포함하고 있다.

본 방명에 따른 자기 기억 장치는 상기 적어도 하나의 메모리 셀 어레이를 복수 갖고, 상기 복수의 메모리 셀 어레이는 매트릭스형으로 배치되며, 상기 적어도 하나의 플래시 비트선 및, 적어도 하나의 플래시 워드선은 상기 복수의 메모리 셀 어레이의 배열을 따라 매트릭스를 구성하도록 각각 복수 배치된다.

로 알명에 따른 자기 기억 장치는 비접촉으로 교치하여 매트릭스를 구성하는 복수의 비트선 및 복수의 워 드선, 및, 상기 복수의 비트선과 상기 복수의 워드선과의 교치부에 각각 배치되며, 적어도 하나의 자기 터널 접합을 포함하는 복수의 매모리 셀로 구성되는 매모리 셀 여레이와, 상기 복수의 비트선 및 복수의 워드선 중 적어도 한쪽의 두개의 단부에 각각 배치되며, 선택된 비트선 및 워드선 중 적어도 한쪽에 흐르 는 전류를 LC 공진에 의해 보존하는 적어도 하나의 인덕터와, 적어도 하나의 캐패시터를 구비하고 있다.

본 발명에 따른 자기 기억 장치는 상기 적어도 하나의 인덕터 및, 상기 적어도 하나의 캐패시터를 복수 갖고, 상기 복수의 비트선은 두개가 쌍을 아휘 복수의 비트선생을 구성하고, 상기 복수의 인덕터는 상기 복수의 비트선쌍 각각에 대용하여 비트선 사이에 전기적으로 접속되도록 빠치된 복수의 제1 인덕터를 포 함하며, 상기 복수의 캐패시터는 상기 복수의 인덕터의 빠치촉과는 반대의 단부에서 상기 복수의 비트선 각각에 대용하여 전기적으로 접속되는 복수의 제1 캐패시터를 포함하고 있다.

본 발명에 따른 자기 기억 장치는 상기 복수의 워드션 투개가 쌍을 미뤄 복수의 워드선쌍을 구성하고, 상 기 복수의 인덕터는 상기 복수의 워드선쌍 각각에 대용하여 워드션 사이에 전기적으로 접속되도록 퍼치된 목수의 제2 인덕터를 또한 포함하고, 상기 복수의 캐패시터는 상기 복수의 인덕터의 배치옥과는 반대의 단부에서 상기 복수의 워드선 각각에 대용하여 전기적으로 접속되는 복수의 제2 캐패시터를 또한 포함하고 있다.


본 발명에 따른 자기 기억 장치는 적어도 하나의 반도체 참과, 도체로 구성되며 상기 적어도 하나의 반도체 침을 수납하는 차폐체와, 수지로 구성되며 상기 차폐체를 수납하는 패키지와, 상기 패키지의 개구부름 닫아 밀폐하는 저면 기판과, 상기 저면 기판의 외축 주면에 배치되며, 상기 적어도 하나의 반도체 참과 외부와의 신호 진송을 행하는 신호 진송을 범포와, 상기 신호 진송용 범포를 끌러싸도록 배치되며, 상기 차폐체에 전기적으로 접속되는 차폐용 범포를 포함하고, 상기 적어도 하나의 반도체 참은 적어도 하나의 자기 타일 접함을 포함하는 복수의 메모리 셈을 구비하여 구성되는 매모리 셀 머레미를 포함한 자기 기억 집을 포함하고 있다.

문 발영에 따른 자기 기억 장치는 상기 차폐체의 개구부 엣지의 내측 및 외측에 배치된 제1 응력 완화막 과, 상기 차폐체의 내벽에 배치된 제2 응력 완화막을 또한 구비하고 있다.

문 발명에 따른 자기 기억 장치는 상기 적어도 하나의 반도채 첩이 상기 메모리 셀 머레이의 주변 회로를 포함하는 회로 칩을 또한 포함하고, 상기 자거 참 및 상기 회로 첩은 상하로 중첩되어 상기 차례체 내에 수납된다.

본 발명에 따른 자기 기억 장치는 적어도 하나의 자기 터널 접합이 자화 방향을 변경할 수 있는 소프트 강자성체총을 갖고, 상기 차폐체는 상기 소프트 강자성체총과 동등하거나, 그보다 큰 투자증을 갖는 감자





성체로 구성되어 있다.

본 말명에 따른 자기 기억 장치는 상기 차폐체가 반강자성체로 구성되어 있다.

본 발명에 따른 자기 기억 장치는 상기 차폐체가 강자성체와 반강자성체와의 다층막으로 구성되어 있다.

로 발영에 ID콘 자성체 기판은 주면 전역에 배치된 적어도 하나의 자기 터널 집합을 형성하는 다층막음 적어도 갖고 있다.

본 발명에 따른 자성체 기판은 상기 다음막이 상기 적어도 해나의 자기 터널 접합으로서 순서대로 뻐치된 반지성채용, 강자성체용, 점면채로 구성되는 터널 배리어용 및 소프트 강자성체용을 포함하고 있다.

본 발명에 따른 자성체 기판은 상기 다총막이 상기 적어도 하나의 자기 터널 접합의 하부에 배치되며, pn 접합을 구성하는 제1 도전형 불순물총과 제2 도전형 불순물총과의 2총막용 또한 포합하고 있다.

본 발명에 따른 자성체 기판은 토대가 되는 기판부와, 상기 기판부 상에 배치된 때림 산화막과, 상기 때 립 산화막 상에 배치된 SOI총을 포함하는 SOI 기판 상에 상기 다흥막을 갖고 있다.

<A. 실시예 1>

<본 실시예의 특징>

본 발명의 실시에 1에 따른 \$PAM은 \$PAM 헬플 구성하는 소프트 강자성체총의 미지 액시스가 비트선 및 워드선과 비평행하고, 보다 구체적으로는, 비트선 및 워드션과 40~50°의 각도를 이루도록 \$PAM 헬플 배치하는 것을 특징으로 한다.

<a-1. 장치 구성>

<A-1-1, MRAM 셀의 구성>

우선, kRAN 셀의 대표적인 구성에 대하여 도 1을 미용하여 설명한다. 도 1에 도시한 MRAN 셀 MC는 n 심 리콘총(10) 및 p 실리콘총(11)이 적총되어 구성되는 pn 접합 다이오드(7)를 갖고 있다.

그리고, pn 접합 다이오드(7)의 상부에는 텅스텐 스터드(tungsten stud)(12)가 배치되고, pn 점합 다이오 드(7)는 텅스텐 스터드(12)를 통해 자기 터널 점합(Magnetic Tunnel Junction : MTJ: 8)에 전기적으로 접 속되어 있다.

MTJ(8)는 적흥 구조이고, 아래로부터 순서대로 백금(Pt)으로 구성되는 템플릿총(15)(막 두渊 10㎜). Ni_eFe_r의 퍼멀로이로 구성되는 초기 강자성체총(16)(막 두께 4㎜), Mo_eFe_{re}으로 구성되는 반자성체총 (18)(막 두께 10ma), Cofe 폭은 Ni_s,Fe_r의 퍼멀로이로 구성되며, 자화 방향이 고정된 강자성체총(20)(막 두께 8nm), AI_0,으로 구성되는 터닐 뻐리더춍(22), 막 두께 2nm의 CoFe와 막 두께 20nm의 Ni₄,Fe,의 다춍 '막으로 구성되는 소프트 강자성체충(24), Pt로 구성되는 컨택트총(25)을 포함하고 있다.

MTJ(8)클 포함해서 MRAH 셀 MC의 평면에서 본 형상은 장방형이고, 그 건 변에 평향한 방향이 소프트 강자 성체용(24)의 전자의 스핀 방향에서의 미지 액시스가 되도록 설정되어 있다. 또, 짧은 변에 평향한 방향 미 자화가 곤란한 방향인 하드 액시스(hard axis)가 된다.

<A-1-2. 증레의 MRAM 셀 더레이의 상세한 검토>

도 2는 종래의 NPAM 설 어레이의 평면 구성을 나타낸다. 또, MRAM 설 MC1은 편의적으로 사시도로서 나타 내고 있다.

도 2에 도시한 바와 같이, 상호 평행하게 뻐치된 복수의 워드션 RLI의 상부에서 교치하도록, 상호 평행하 게 배치된 복수의 비트선 8LI이 배치되어 있다.

그리고, 워드선 및 비트선 사이에 끼워지는 각 교접에 MRAM 셀(이후, 간단하게 셀로 호칭하는 경우도 있음) MC1이 형성되어 있다. 또, 각 MRAM 셀 MC1에 모식적으로 Lielsos 화상표는 MRAM 셀 MC1의 소프트 강 자성체촉(24)의 스핀 방향을 나타내고 있고, 도 2에 도시한 대기 상태에서는 모든 MRAM 셀 MC1의 소프트 방향이 우축 방향으로 되어 있다. 또, MRAM 셀 MC1의 구성은, 예골 들면 도 1에 도시한 메모리 셀 MC와 마찬가지이지만, 이 구성에 한정되는 것은 아니다.

도 3은 종래의 MRAM 셀 어래이에서 기입 상태를 모식적으로 나타내는 평면도이다. 또, 이하에서는 MRAM 셀 MC10M 편의적으로 MC1a, MC1b, MC1c의 부호를 붙여 구별하는 경우도 있다.


기압 시, 어드레스 선택을 합하기 위한 워드선 많 비트선(선택 워드선 및 선택 비트선으로 호청)에 소정 의 전류를 출리면, 비오 사바르(Biot-Savart) 법축에 의해 전류 주위에는 자계가 발생한다.

여기서, 비트선 주위에 발생하는 자계를 Hx, 워드션 주위에 발생하는 자계를 Hy로 한다. 그리고, 편의적 으로, 선택 워드선 및 선택 비트션을 각각 Wild 및 Blick로서 표기한다.

도 3에서의 전류가 흐르는 방향은 선택 비트선 BLIb에서는 마래로부터 위로, 선택 워드션 및la에서는 좌측으로부터 우측이다.

선택 워드선 Wila 및 선택 비트선 Blib에 소장의 전류를 즐리면, 양선의 교차부(선택 어드래스)에서는 자계 kk 및 ky가 결합된다. 이 결합 자계가 인가되면, 선택 워드선 Wila 및 선택 비트선 Blib의 교차부에 설치되어 있는 WRAM 설 MCIe의 소프트 강자성채종(24)의 자화 방향이 총의 면내에서 회전하고, 데이터의 기입이 행해진다. 도 3에서는 WRAM 설 MCIe의 스핀 방향이 90° 이상 회전되어 도시되어 있다.

그리고, 셀 형상에 의한 자화 이방성에 의해 이지 액시스쪽으로 스핀이 회전하기 때문에, 최종적으로 스핀은 반전(180° 회전)되게 된다.



한편, 그 상하에 위치하는 워드선 및 비트선의 한쪽밖에 전류가 흐르고 있지 않은 반 선택(half-select) 셀(9)인 배써 셀, 즉 도 3에 도시한 복수의 배써 셀 베이에서도 소프트 강자성체측(24)의 스핀미 회전하 지만, 반전에는 이르지 않도록 각 전류가 설정되어 있다.

또, 선택 비트선 Blie에 의한 복수의 반 선택 셀 MCIc는 선택 비트선 Blie 주위에 발생하는 자계 Hx가 이지 역시스의 방향과 동일하기 때문에, 자계 Hx만으로는 도 3 상에 표시하는 만큼의 큰 회견을 일으킬 수없다.

도 4는 스핀을 반전시키는 데 필요한 자계 kk를 자계 kk와 kk와의 결합 자계로 형성하는 경우의 상기 3자계의 관계를 나타낸다. 도 4에서 황축에 자계 kk를, 종축에 자계 kk를 나타내고 있다. 또한, 상기 관계를 비하에 수식으로 Liet낸다.

H23+H23-H23

또 4에서의 곡선은 마스테로이드 곡선으로 호칭된다. 그리고, 자계 Hk가 하기 수학식 4로 표현되는 경우, 소프트 강자성체총(24)의 스핀은 반전된다.

H23+H23>H23

또한, 자계 Hk가 하기 수학식 5로 표현되는 경우, 소프트 강자성체용(24)의 스핀 방향은 유지된다. 터슨 +더션 <티션

정상 전류 | 주위에 발생하는 자속 밀도 8는 비오 사바르의 법칙으로부터 다음 수학식 6으로 표현된다.

$$B(R) = \frac{\mu}{2\mu} \cdot \frac{I}{R}$$

여기서, µ는 투자율, R은 전류 I로부터의 거리이다.

또한, 자계 H와 자속 말도 B는 다음 수학식 7로 표현되는 관계에 있다.

BµH

[마라서, 미하의 수학식 801 성립한다.

$$H(R) = \frac{1}{2\pi} \cdot \frac{I}{R}$$

상기 수학식 8로부터 자계 H는 정상 전류 I에 비례하는 것을 알 수 있다. 따라서, 기입 시의 소비 전력 를 내리기 위해서는 스핀을 반전시키는 데 필요한 자계 IN를 내리는 것, 즉, HxHly를 가능한 한 작게 하 는 것이 바람직하다.

발명자물은 상출한 중래 기술의 검토에 기초하며, 자계 Hk를 저감할 수 있는 網AM 셀 어레이의 구성에 도 당하였다.

<A-1-3, MRAM 셆 머레마의 구성 및 동작>

도 5는 본 발명의 실시에 1에 ICF를 MPAM 셀 머레이 MA10의 평면 구성을 나타낸다. 도 5에 도시한 비와 같이, 상호 평형하게 배치된 복수의 워드션 W.1 상부에서 교차하도록, 상호 평행하게 배치된 복수의 비트 전 RL1이 배치되어 있다.


그리고, 워드선 및 비트선 사이에 끼워지는 각 교점에 MRAM 셈 MC2가 형성되어 있다. 또, MRAM 셈 MC2의 구성은, 예를 틀린 도 1에 도시한 메모리 셑 MC와 마찬가지로 하지만, 이 구성에 한정되는 것은 아니다.

도 5에 도시한 비와 같이, 미지 액시스가 비트선 및 워드선에 대하며 45° 기울도록 각 标체 셀 MC3이 뻐 치되어 있다. 또, 본 예에서, 워드선 떿1에 대해서는 우측 경사 상에 45° 기울더져 배치되어 있기 때문 에, 도 5에 도시한 대기 상태에서는 모든 MRAM 셀 MC2의 스핀 방향이 우축 경사 상의 방향으로 되어 있다.

도 6은 MRAM 셀 머레이 MA10의 기입 상태를 모식적으로 나타내는 평면도이다. 또, 이하에서는 MRAM 셀 MC2에 편의적으로 MC2a, MC2b, MC2c의 부호를 붙여 구별하는 경우도 있다.

선택 워드선 順.ia 및 선택 비트선 BLib에 소정의 전류를 흘리면, 양선의 교차부(선택 어드레스)에서는 자계 kk 및 hy가 결합된다. 또, 도 6에서의 전류가 흐르는 방향은 선택 비트선 BLib에서는 아래로부터 위로, 선택 워드선 및 la에서는 좌측으로부터 우측이다.

이 결합 자계가 인가되면, 선택 워드션 帳la 및 선택 비트선 Blib의 교차부에 설치되어 있는 WRAM 셁



KC1a의 소프트 강자성체충(24)의 자화 방향이 출의 면내에서 최전하고, 데이터의 기입이 행해진다. 도 6 에서는 \RAM 셈 KC2a의 스핀 방향이 90° 이상 최전되어 도시되어 있다.

그리고, 셸 형상에 의한 자화 미방성에 의해 미지 액시스쪽으로 스핀미 회전하기 때문에, 최종적으로 스핀은 반전(180° 회전)되게 된다.

한편, 그 상하에 위치하는 워드선 및 비트선의 한쪽밖에 전류가 흐르고 있지 않은 반 선택 셀인 解RA에 셀, 즉 도 6에 도시한 목수의 MRAM 셀 NC2b 및 MC2에서도 소프트 강자성제총(24)의 스핀이 회전하지만 반전 에는 이르지 않도록, 각 전류가 설정되어 있다.

여기서, 선택 비트선 8L1a에 의한 복수의 반 선택 셀 MC2c는 선택 비트선 8L1a 주위에 발생하는 자계 Hx 가 미지 액시스의 방향에 대하여 약 45° 각도로 교치하기 때문에, 도 6에 표시한 바와 같이 소프트 강자 성채출(24)의 스핀이 회전하지만, 각 전류의 크거를 조절함으로써, 스핀을 반전시킬 수도 있고, 반전시키 지 않음 수도 있다. 미것은 선택 워드선 ®1a에 의한 복수의 반 선택 셀 MC2b에 대해서도 마찬가지다.

<A-1-4, 그 밖의 구성예>

도 7은 실시에 1의 그 밖의 구성애로서 #PAM 설 머레이 MA20의 평면 구성을 나타낸다. 도 7에 도시한 바 와 같이, 상호 평행하게 배치된 복수의 워드선 때1의 상부에서 교차하도록, 상호 평행하게 배치된 복수의 비트선 BLIOI 배치되어 있다.

그리고, 워드선 및 비트선 사이에 끼워지는 각 교점에 MRAM 셀 MC3이 형성되며 있다. 또, 断AM 셀 MC3의 구성은, 예查 돌면 도 1에 도시한 메모리 셀 MC 와 마찬가지로 하지만, 이 구성에 한정되는 것은 아니다.

도 7애 도시한 비와 같이, 이지 액시스가 비트선 및 워드선에 대하며 45° 기울도록 각 MRAM 셀 MC3이 배 치되어 있다. 또, 본 예에서, 워드션 WL1에 대해서는 우측 경사 마래로 45° 기울여져 배치되어 있기 때 문에, 도 7에 도시한 대기 상태에서는 모든 MRAM 셀 MC3의 스핀 방향이 우측 경사 마래 방향으로 되어 있 다.

도 8은 MRAM 셀 더레이 MA20의 기압 상태를 모식적으로 LHEH내는 평면도이다. 또, 이하여서는 MRAM 셀 MC3어 편의적으로 MC3a, MC3b, MC3c의 부호를 붙여 구별하는 경우도 있다.

선택 워드선 NL1a 및 선택 비트선 BL1a에 소정의 진류를 출리면, 양선의 교차부(선택 어드레스)에서는 자 계 Hx 및 Hy가 결합된다.

또, 도 8에서의 전류가 흐르는 방향은 선택 배트선 Bla에서는 마래로부터 위로, 선택 워드선 Wla에서는 좌측으로부터 우축이다.

이 결합 자계가 인가되면, 선택 워드선 WLia 및 선택 비트선 Blia의 교차부에 설치되어 있는 KRAM 셀 MC3a의 소프트 강자성체출(24)의 자화 방향이 출의 면내에서 회전하고, 데이터의 기업이 행해진다. 도 8 에서는 MPAM 셀 MC3a의 스핀 방향이 90° 마상 회전되어 도시되어 있다.

그리고, 셀 형상에 의한 자화 이방성에 의해 미지 액시스쪽으로 스핀이 회전하기 때문에, 최종적으로 스 핀은 반전(180° 회전)되게 된다.

한편, 도 80에 도시한 반 선택 설인 복수의 MRAM 셀 MC2b 및 MC2c에서도 소프트 강자성채콩(24)의 스핀이 회전하지만, 반전에는 이르지 않도록 각 전류가 설정되어 있다.

<A-1-5. MRAM 셸의 배치 범량의 최적화>

다음으로, 도 9~도 25를 이용하여 MRAM 셀의 배치 방향의 최적화에 대하여 설명한다.

우선, 결합 자계 Hk에 의해 스핀 방향을 반전시키는 경우에 대해 설명한다.

도 9 및 도 10은 도 20% 도시한 중래의 MPAM 셀 어레이에서의 기업 시의 선택 머드레스의 MRAM 셀 MCTa의 스핀 방향과, 그것을 반전시키는 결합 자계 Hk의 방향의 관계를 모식적으로 나타낸다.

도 9 및 도 10에서 자계 tx 및 ty의 크기가 동말한 경우를 상정하면, 스핀과 결합 자계 tx가 미루는 각도 는 e_1 =135°가 된다.

도 11 및 도 12는 도 5에 도시한 MRAM 셀 어레이 MA10에서의 기입 시의 선택 어드레스의 MRAM 셀 MC2a의 스핀 방향과, 그것을 반전시키는 결합 자계 Hk의 방향의 관계를 모식적으로 나타낸다.

도 11 및 도 12에서 자계 Hx 및 Hy의 크기가 동일한 경우를 상정하면, 스핀과 결합 자계 Hk가 이루는 각 도는 ㅎ.= 90°가 된다.


또한, 도 13 및 도 14는 도 7에 도시한 MRAM 셀 머레이 MA20에서의 기입 시의 선택 어드레스의 #RAM 셀 MC3a의 스핀 방향과, 그것을 반전시키는 결합 자계 Hk의 방향의 관계를 모식적으로 나타낸다.

도 13 및 도 14에서 자계 Hx 및 Hy의 크기가 동양한 경우를 상정하면, 스핀과 결합 자계 Hk가 미루는 각도는 Θ_2 =130° 가 된다.

다음으로, 도 15는 결합 자계 Ik와, 자계 Hx 및 Hy와의 관계를 나타낸다. 이 관계는 도 4에서 마스테로 이드 곡선으로서 나타낸 것과 동일하지만, [Hx]+[Hy]=일정이라는 조건 하에서, 즉, 일정한 기입 전류라는 조건 하에서 마스테로이드 곡선 상의 자계 Hx 및 Hy를 구하면, Hx+Hy+Hx/2√2의 관계가 얼어진다.

이것에 기초하면, 도 9 및 도 10에 도시한 종래의 MRAN 설 어레이에서는 결합 자계 Hk에 의해 스핀을 약 135° 회전시키고, 거기에서 180°까지는 형상에 의한 자화 이방성을 이용하여 스핀을 화전시키고 있다.

한편, 도 11 및 도 12에 도시한 MRAM 셑 어레이 MAIC에서는 동일한 결합 자계의 크기로 스핀이 약 90° 회전한다. 따라서, 형상에 의한 자화 이방성을 이용해도 스핀이 반전하는지 어떤지가 임계의 상태이다.



그렇기 때문에, MRAM 셈 어레이 MA10의 구성을 채용하는 경우에는 자계 Hx를 자계 Hy보다 약간 크게 하고, 스핀의 회전각 e.를 90° 이상으로 하는 것이 바람직하다.

또, 도 13 및 도 14에 도시한 뼈셔서 셈 머레이 #A20에서는 동알한 결합 자계의 크기로 스핀이 약 180° 회 전하기 때문에, 확실하게 스핀을 반전시킬 수 있다.

다음으로, 결합 자계 Hk가 가해져도 스핀의 방향을 유지시키는 경우에 대해 스핀의 방향과, 그것을 유지하는 결합 자계 Hk의 방향의 관계를 도 16~도 21에 모식적으로 나타낸다. 또,도 16~도 21은 도 9~도 14에 대용하고 있기 때문에, 중복되는 설명은 생략한다.

도 16 및 도 17에서 자계 Hx 및 Hy의 크기가 동일한 경우물 상정하면, 스핀과 결합 자계 Hk가 미부는 각도는 $\epsilon_{\rm m}$ =45° 가 된다.

도 18 및 도 19에서 자계 Hx 및 Hy의 크기가 동알한 경우를 상정하면, 스핀과 결합 자계 Hx가 이루는 각 도는 $\Theta_{L}=0^\circ$ 가 된다.

도 20 및 도 21에서 자계 Hx 및 Hy의 크기가 동알한 경우를 삼정하면, 스핀과 결합 자계 Hk가 미루는 각 도군 ㅎ # #90°가 된다.

따라서, 도 16에 도시한 중래의 따셔서 셀 어레이에서 스핀 방향은 거의 유지되고, 또한, 도 18에 도시한 바요서 셀 어레이 MA10에서 스핀 방향은 완전하게 유지되도록 기압이 행해지지만, 도 20에 도시한 MRAM 셀 어레이 MA20에서는 스핀이 반전하는지 머떤지가 임계의 상태이고, 바람직하지 않다.

이상의 고함로부터 도 13 및 도 20에 도시한 배우에 셀 어레이 MAZO의 구성을 채용하고, 비트션 및 워드션 에 흐르는 전류의 방향을 고려하는 것이 바람직하다. 상기 구성에 대하여 도 22~도 25을 이용하여 설명 한다.

도 22 및 도 23은 싸요서 셀 어레이 MA2이의 구성에서, 도 8과 마찬가지로 전류가 흐르는 방향이 선택 비트 선 B.Ta에서는 아래로부터 위로, 선택 워드선 및 Ta에서는 좌촉으로부터 우측인 경우의 기입 시의 선택 어 드레스의 싸요서 셀 MC3의 스핀 방향과, 그것을 반전시키는 결합 자계 HK의 방향의 관계를 모식적으로 나 타내고 있다.

도 22 및 도 23에서 자계 H_2 및 H_2 의 크기가 동압한 경우를 상정하면, 스핀과 결합 자계 H_2 가 이루는 각 도는 $\Theta_1=180^\circ$ 가 되고, 스핀 방향을 반전시킴으로써 데이터를 기입하는 경우에 적합한 구성이다라고 할 수 있다.

또한, 도 24 및 도 25는, MFAM 셀 어레이 MA20의 구성에서, 전류가 흐르는 방향이 선택 비트선 BL1a에서는 위로부터 이대로, 선택 워드선 WL1a에서는 우측으로부터 조촉으로 되어 있는 경우의 기업 시의 선택 어드레스의 MFAM 셀 MCSa의 스핀 방향과, 그것을 유지하는 결합 자계 HK의 방향 관계를 모식적으로 나타 내고 있다.

또, 도 22의 경우와 비교하여 비트선 및 워드션에 흘리는 전류의 방향을 변경하고 있다.

도 24 및 도 25에서 자계 hb 및 hy의 크기가 동일한 경우를 상정하면, 스핀과 결합 자계 hk가 이루는 각도는 ex.=10°가 되고, 스핀 방향을 유지함으로써 데이터를 기압하는 경우에 적합한 구성이다라고 할 수 있다.

또한, 도 22 및 도 24의 어떠한 구성에서도 결합 자계의 방향과 이지 액시스가 일치하고 있기 때문에, 기 입 오차가 중래보다 작아지는 이점을 또한 갖고 있다.

<A~2. 작용 효과>

이상 설명한 바와 같이, 본 발명에 따른 실시에 1의 MRAM에 따르면, MRAM 셀을 구성하는 소프트 강자성채 총(24)의 이지 역시스를 비르선 및 워드션에 대하여 비스듬하게 40~50°, 바람직하게는 45°의 각도를 이루도록 기울어지게 하여 배치합으로써, 적은 기업 전류로 선택 어드레스에서의 MRAM 셀의 스핀 방향물 확실하게 반전시킬 수 있고, 기업 시의 소비 전력을 저감시킬 수 있다.

또한, 선택 어드레스에서의 배자서 엘의 스핀 방향을 반전시키는 경우와, 스핀 방향을 유지하는 경우에 바 트선 및 워드선에 흐르는 전류의 방향을 변경함으로써, 결합 자계의 방향과 미지 액시스를 일치시켜 기압 오차를 저감시킬 수도 있다.

<8. 실시예 2>

<본 실시예의 복징>

본 발명의 실시에 2개 따른 MRAM은 MRAM 센 어레이의 비트선 및 워드선 S단에 한쌍의 판독/기입 제어 회로를 구비하고, 상기 회로의 구성으로서 비트선과 전원 전압 V_w를 접속하는 제1 MOS 트랜지스터와, 비트선과 접지 전압 V_w를 접속하는 제2 트랜지스터를 포함하고, 기압 시 비트선의 양 방향으로 기업 전류가 흐르는 기능과, 판독 시 감지 전류에 기안하는 전압을 감지 중폭기로 출력하는 기능을 갖는다.


<B-1. 장치 구성>

<8-1-1, MRAM의 전체 구성>

도 26은 본 탑영의 실시에 2에 따른 MRAM의 구성을 나타내는 블록도이고, MRAM 셀 어레마 MCA와, 그 주변 회로를 나타내고 있다.

도 26에서 열 어트레스 버퍼(column address buffer) CAB는 열 어트레스 신호를 수신하고, 신호를 반전,

1



혹은, 증폭하여 열 디코더 CO로 출력한다.

열 디코더 CD는 열 어드레스 신호쯤 디코드하고, 디코드한 신호를 멀티플렉서 MIX로 출력한다.

멀티클렉서 例X는 디코드된 열 어드레스 신호에 따라 비트선을 선택한다. 동시에 비트선의 한쪽 단에 접속되는 열 판독/기입 제1 제어 회로 CR町로 신호書 출력하고, 열 판독/기입 제1 제어 회로 CR미로부터는 판독, 혹은, 기입에 따라 선택 비트선으로 전압, 전류가 만가된다.

행 어드레스 버퍼(row address buffer) RAB는 행 어드레스 신호를 수신하고, 신호를 반전, 혹은, 증폭하여 행 디코더 RD로 출력한다.

행 다코더 RD는 행 어드레스 신호를 다코드하고, 다코드된 행 어드레스 신호에 따라 워드션을 선택한다. 동시에 비트선의 한쪽 단에 접속되는 행 판독/기입 제1 제어 최로 RR해로 신호을 출력하고, 행 판독/기입 제1 제어 최로 RR해로부터는 판독, 혹은, 기입에 따라 선택 워드션으로 전압, 전류가 인가된다.

또한, 제점에 센 어레이 MCA로부터 판독된 데이터, 혹은, #RAM 센 어레이 MCA에 기입하는 데이터는 입출력 버퍼 108을 통해 외부와의 사이에서 데이터의 입출력이 행해진다.

또, 비트선의 다른쪽 단에는 열 판독/기입 제2 제어 회로 CRW2가 접속되고, 워드선의 다른쪽 단에는 행 판독/기입 제2 제어 회로 RRW2가 접속되어 있다.

<8-1-2. MRAM의 상세 구성>

도 27은 도 26에 도시한 MRAM 중 멀티쥴렉서 MIX, 열 디코더 CD, 행 디코더 RD, 입출력 버퍼 IO8를 제외 한 구성에 대한 회로도를 나타내고 있다. 또한, 열 머드레스 버퍼 CAB 및 행 머드레스 버퍼 RAB에 대해 서는 편의적으로 도시클 생략하고 있다. 또, 도 27에 도시한 구성의 MRAM은 MRAM(100)으로 호칭한다.

도 27에서 MRAM 셀 어레이 MCA는 MRAM 셀 MCII, MC21, MCI2 및 MC22를 갖고 있다. 어떠한 MRAM 셀도 자기 터널 접합(MTJ)과 pm 접합 다이오드가 직렬로 접속된 구조를 갖고, 도 27에서는 MTJ를 가변 저항으로 나ENH대, 다이오드와의 직렬 접속 회로가 통가 회로로서 표시되어 있다.

MTJ를 가변 저함으로 나타내는 것은 MTJ를 구성하는 소프트 강자성체흥(전자 스핀 방향이 변경 가능, 즉 자화 방향이 변경 가능)과, 강자성체출(전자 스핀 방향이 고정, 즉 자화 방향이 고정)에서 양자의 스핀이 동일 방향을 향하고 있는 경우에는 터널 저함이 작아지고, 상호 반대 방향을 향하고 있는 경우에는 터널 저항이 커지기 때문이다. [D라서, 이 가변 저항은 두개의 저항치를 갖는다

변4M 셀 MC1은 비트선 BLT과 워드선 MT 사이에 직렬 접속된 가변 저항 R11 및 다이오드 D11을 갖고, MRAM 셀 MC1은 비트선 BLT과 워드선 ML2 사이에 직렬 접속된 가변 저항 R21 및 다이오드 D21을 갖고, MRAM 셀 MC12는 비트선 BL2와 워드선 ML1 사이에 직렬 접속된 가변 저항 R12 및 다이오드 D12를 가지며, MRAM 셀 MC22는 비트선 BL2와 워드선 ML2 사이에 직렬 접속된 가변 저항 R22 및 다이오드 D22를 갖고 있 다

비트선 BLI 및 BL2는 염 판독/기압 제2 제어 최로 CRB2에서 각각 MBOS 트랜지스터 MNII 및 MP21을 통해 드레인 전압 Vm가 제공되는 구성으로 되어 있다. 그리고, NBOS 트랜지스터 MNII 및 MP21의 드레인 전국 에는 각각 NBOS 트랜지스터 MNI2 및 MP22의 드레인 전국이 접속되고, NBOS 트랜지스터 MNI2 및 MP22의 소 스 전국에는 소스 전압 Vm가 제공되는 구성으로 되어 있다.

또한, NMOS 트랜지스터 NN11, NN12, NN21 및 NN22의 게이트 전국에는, 각각, NAND 게이트 ND1, ND2, ND3 및 ND4의 출력이 제공되고, NAND 게이트 ND1~ND4 각각의 3개의 입력은 멀티쫍렉서 MUX에 접속되어 있다.

네트선 6L1 및 8L2는 열 판독/기업 제1 제대 회로 CRMI에서 각각 MMOS 트랜지스터 MMI3, 가변 저항 R31 및 MM23, 가변 저항 R32를 통해 드레인 전압 V₆₀가 제공되는 구성으로 되어 있다. 그리고, NMOS 트랜지스터 터 MMI3 및 MM23의 드레인 전략에는 각각 MMOS 트랜지스터 MMI4 및 MM24의 드레인 전략이 접속되고, NMOS 트랜지스터 MMI4 및 MM24의 소스 전략에는 소스 전압 V₆₀가 제공되는 구성으로 되어 있다.

또한, NMOS 트랜지스터 NMOS 및 NMCS의 소스 전국은 감지 전류의 검출을 위해, 감지 증폭기를 포함하는 멀티플렉서 NUX에도 접속되어 있다.

또한, NMOS 토런지스터 NN13, NN14, NN23 및 MN24의 게이트 전국에는, 각각, NAND 게이트 ND5, ND6, ND7 및 ND8의 총력이 제공되고, NAND 게이트 ND1~ND4 각각의 3개의 입력은 멀티클랙서 MUX에 접속되어 있다.

워드션 W.1 및 M.2는 행 판독/기업 제1 제어 회로 RRWI에서 각각 MOS 트랜지스터 CN11 및 CN21을 통해 드레인 전압 V_o가 제공되는 구성으로 되어 있다. 그리고, NMOS 트랜지스터 CN11 및 CN21의 드레인 전국 에는 각각 NMOS 트랜지스터 CN12 및 CN22의 드레인 전국이 접속되고, NMOS 트랜지스터 CN12 및 CN22의 소 스 전국에는 소스 전압 V_o가 제공되는 구성으로 되어 있다.

또한, HMOS 트랜지스터 ONI1, ONI2, ON21 및 ON22의 게이트 전국은 행 디코더 RD에 접속되어 있다.

워드선 慨.1 및 때2는 행 판독/기업 제2 제어 회로 RRW2에서 각각 NMOS 트랜지스터 0N13 및 0N14를 통해 소스 전압 V_{99} 가 제공되는 구성으로 되어 있다.


또, 도 27에서는 MRAM 셀 어레이 MCA클 2행2열의 셀 어레이로 하고 있지만, 행과 열의 사이즈는 이에 한 정되는 것은 아니다.

<B-2. 장치 등작>

이하, 도 27~도 29를 이용하여 MRAM(100)의 통직에 대하여 설명한다.

도 28은 판독 및 기업 시의 PRAM(180)에서의 각종 전류 및 전압의 타이밍차트미다.

74-14



도 28에서는 감지 전류의 타이밍차트, MRAM 셀 MCI1 , MC21, MC12의 기입 및 판독에서의 워드선 및 비트 선에 제공되는 전압의 타이밍차토를 LIEI샘과 함께, NMOS 트랜지스터 MN11, MN12, MN13 및 MN14 각각의 게이트 전략에 제공되는 게이트 전압 Vm, Vc, Vm 및 Vm의 타이밍차트, MMOS 트랜지스터 QN11, QN12 및 야(13의 게이트 전국에 제공되는 게이트 전압 V.,, V. 및 V.의 EHO(밀차트, 및 NMOS 트랜지스터 MN13의 소 스 전압 Y,,의 EI이밍차트를 나EI내고 있다.

또한, 도 28에서 워드선 및 비트선의 대기 시의 전압은 전압 V. 및 VL로 되어 있다.

각 MRAM 셀에는 pp 접합 다미오드가 포합되어 있기 때문에, 대기 시는 삼기 다미오드의 pp 접합에 역 바 이머스가 인가되도록, 워드션 및 비트선애는 전압 V, 및 W,가 인가된다. 또, 도 27에 도시한 바와 같이, 각 다이오드는 워드선에 캐소드가 접속되도록 구성되어 있기 때문에, Y,> V,의 관계가 되도록 설정된다.

이하에서는 전압 ¼=소스 전압 ¼e로 상정하며 비트선 BLI의 제대에 대하며 설명한다.

<R-2-1 대기 상태>

도 28에 도시한 바와 말이, 대기 상태에서 모든 워드션은 전압 V., 모든 비트션은 전압 V.가 인가된다. 이것을 실현하기 위해, 도 290% 도시한 4개의 NMOS 트런지스터 MM11, MM12, MM13 및 MM14가 배치되어 있 C).

즉, 대기 시는 NMOS 트랜지스터 NNIL 및 MNI30) 오프 상태가 되도록 게이트 전압 V., 및 V#에 소스 전압 V.,가 제공되고, NMOS 트런지스터 NM12 및 MN14가 온 상태가 되도록 게이트 전압 V. 및 V.,에 드레인 전압 **%**라 제공된다.

또한, NMOS 트랜지스터 QN1101 온 상태가 되도록 게이트 전압 V.(출 인가하고, NMOS 트랜지스터 QN12가 오 프 상태가 되도록 게이트 전압 V.를 인기하며, NMOS 트랜지스터 QN13이 오프 상태가 되도록 게이트 전압

또, NAOS 트랜지스터 QNIT은 소스 전국이 도레인 전압 V_{co} 에 접속되어 있기 때문에, 게이트 전압 V_{ci} 로서는 이것은 트랜지스터의 임계치 전압에 의한 전압 강하를 보충하기 V_x+△V_x, 의 전압을 인기한다. 위해서이다.

이 결과, 비트선 8LI에는 소스 전압 Ve가 제공되고, 워드선 FLI에는 드레인 전압 Ve가 제공된다.

<8-2-2. 기업 상태 1(라이트 1)>

waam 셀 MC11에 데이터 「1」을 기입하는(스핀 방향을 반진시킴) 경우, 선택 워드선 顺1과 선택 비트선 BL1에 전류를 줄릴 필요가 있다. 도 27에 도시한 MRAM(100)에서는 비트선에만 양 방향으로 전류가 흐르 는 것을 상정하고 있다.

이 경우, NMOS 트랜지스터 MN11 및 MN14를 온 상태로 하고, NMOS 트랜지스터 MN12 및 MN13을 오프 상태로 한다. 단, NMOS 트랜지스터 MN11은 소스 전국이 드레인 전압 Y_{10} 에 접속되어 있기 때문에, 게이트 전암 V,,로서는 Vω+ΔVω의 전압을 인기한다.

이 결과, 비트선 테1을 흐르는 전류 나는 도 27의 위로부터 아래를 향해서 흐르게 된다.

한편, NMOS 트랜지스터 DM11및 DM13을 온 상태로 하고, MMOS 트랜지스터 DM12語 오프 상태로 함으로써, 선택 워드선 ŚL1에는 도 27의 좌측으로부터 우속을 향해서 전류 l。가 흐르게 된다. MMOS 트랜지스터 아마 소스 전국이 드레인 전압 V_{co} 에 접속되어 있기 때문에, 게이트 전압 V_{co} 로서는 V_{co} 수 ΔV_{co} 의 전압율 인기한다.

이와 같이 하여, 선택 워드선 W.1 및 선택 비트선 BL1을 흐르는 전류 L. 및 L.M 기인하는 자계에 의해, 祁애 셀 MC11의 MTJ의 소프트 강자성체총의 스핀이 회전하여 데이터가 기입된다.


<8-2-3. 판독 상태 1(리드 1)>

經內 설 NC11에 기입된 데이터 「미」을 판독하는 경우, NRAM 설 NC11의 다이오드 DI1에만 순 바이어스를 인가하고, 감지 전류 [gg] 눌린다. 이 감지 전류 [gc가 NRAM 설 NC11을 흐르면 비트선 BL1이 전압 강하를 일으킨다. 이 전압 강하의 크기로 데이터가 70,인지 기,인지를 판단한다.

CHOI오드 DII에 순 바이어스쿨 인가하기 위해, 선택 워드선 때1에 전압 W를, 선택 비트선 BLI에 전압 Y. 를 인가한다. 이 상태를 싫현하기 위해, NMOS 트랜지스터 WN11 및 MN13을 온 상태로 하고, NMOS 트랜지 스터 MN12 및 MN14를 오프 상태로 한다.

단, NMOS 트런지스터 NN11 및 NN13은 소스선이 Vio미기 때문에, 게이트 전압 Yi, 및 Yi,으로서 Vio+AVio의 전압이 인가된다.

O; 때, 비선택 어드레스의 MRAM 셀 MC22의 pn 접합 다이오도 022에는 역 바이어스(워도선 ♥L2에 전압 Y., 비트션 BL2에 전압 Va)가 인기된 상태 그대로이고, 반 선택 어드레스의 MRAM 설 MC12 및 MC21의 다이오드 D12 및 D21에는 전위차가 제공되지 않고(OHFOI어스), MRAM 셀 MC12, MC21 및 MC22에 전류는 흐르지 않는



여기서, 가변 저항 RII(즉 MTJ)의 두개의 저항치 중, 높은 즉의 값을 R., 낮은 즉의 값을 R.로 한다.

MPAM 셀 MC11의 메모라 셀윱 흐르는 감지 전류 lee는 MTJ의 저항치(즉 가변 저항 R11의 값)에 의해 크기가 변한다. MTJ의 저항이 R, 및 R,일 때의 감지 전류의 값을 L, 및 L,로 하면, R,>R,이기 때문에, L,>L이 성

HRAN 설 MC11에는 감지 전류가 흐르기 때문에, MROS 트렌지스터 MN13의 소스 전국(멀티풉렉서 MLX에 접속)의 전압 V.은 드레인 전압 V∞보다 저하된다.

이 전압 강하는 자기 터널 저항치에 의존하고, 이 강하 전압을 멀티플렉서 WX에 포함되는 감지 증폭기에서 참조 전압과 비교하며 데이터 '미'를 검출한다.

48-2-4. 기입 상태 O(라이트 O)>

(股內 셀 MCII에 데이터 'PO') 을 기압하는(스핀 방향을 유지함) 경우, 기입 상태 1의 경우와 다른 것은 선택 비트선 BLI을 흐르는 전류의 방향이 역미 되는 점이다. 이것을 실현하기 위해, NMOS 트랜지스터 MNI1및 MNI4를 오프 상태로 하고, NMOS 트랜지스터 MNI2및 MNI3를 온 상태로 한다.

이 결과, 비트선 8.1을 흐르는 전류 1.는 도 27의 아래로부터 위물 향해 흐르게 된다.

<8-2-5. 판독 상태 0(리드 0)>

표체 웹 MC11에 기업된 데미터 '미, 을 판독하는 경우, NMOS 트런지스터 MN11, MN12, MN13 및 MN14의 등 작은 판독 상태 1(리드 1)과 동말하다. 단, 판독하는 데미터가 '미, 민 경우의 MMOS 트런지스터 MN13의 소스 전국의 전압 V,과, 판독하는 데미터가 '미, 민 경우의 전압 V,과의 전압 차 ΔV는 자기 터널 저항의 변화을 (NH-N)/자의 값이 료수목 커진다. 전압 차 ΔV가 물수목 감지 증폭기에서 검찰할 수 있는 참조 전압에 대한 마진이 커지기 때문에, 검출이 용미해진다.

여기서, 도 29% 자기 터널 저항의 변화출의 인가 전압 의존성을 나타낸다. 도 29에서, 황축에 MTJ에 인기하는 바이어스 전압을, 증축에 자기 터널 저항의 변화출 {(Rr-R.)/R.)을 나타낸다. 또, 도 29에는 지금까지 설명한 MTJ인 터널 배리어충을 1층 갖는 단일 자기 터널 접합에 대한 특성과 함께, 터널 배리어충을 2층 갖는 2중 자기 터널 접합에 대한 특성을 더불어 나타내고 있다.

도 29로부터 알 수 있는 바와 같이, (단일 및 2중) 자기 터널 접합에 인가하는 전압이 0.1V 정도일 때, 자기 터널 저항의 변화율이 최대가 된다. 따라서, 판독 시 선택 비트선 R.1에 인가하는 전압 V.는 en 접 할 다이오드에 인가되는 전압보다 0.1V만큼 높은 전압이 바람직하다. 이 전압은 NMOS 트랜지스터 MN11과 MN13의 게이트 전압 $V_{co}+\Delta V_{co}$ 의 값을 조절함으로써 실현할 수 있다.

대기서, 2층 자기 터널 접합의 구성에 대하여 도 30을 이용하여 설명한다. 도 30에 도시한 바와 같이, 2 중 자기 터널 접합은 제1 반강자성체총 AF1, 강자성채총 FM1, 제1 터널 배리어총 TB1, 소프트 강자성체총 FMS, 제2 터널 배리어총 TB2, 제2 반강자성체총 AF2가 적충된 구성을 갖고 있다.

이러한 구성에서, 제1 및 제2 반강자성체총 AFI 및 AF2의 단자 TA 및 TB 사이에 전압 Y 좀 인거한 경우, 제1 및 제2 터널 배리어총 181 및 TB2에는 Y/2씩의 전압이 걸리게 된다.

한편, 단암 자기 터널 접합의 경우에는 전압 Y.가 터널 배리어 박막에 걸리게 되지만, 자기 터널 저항의 변화률은 인가 진압이 클수로 작아지기 때문에, 2중 자기 터널 접합쪽이 자기 터널 저항의 변화율이 커지고, 도 29에 도시한 바와 같이, 단일 자기 터널 접합과 2중 자기 터널 점합에서 목성에 차가 생기게

(8-3. 작용 효과)


이상 설명한 바와 같이, 본 발명에 따른 실시에 2의 MRAM에 따르면, MRAM 셀 어레이 MCA의 비트선 및 워 드선의 양단에 열 판독/기입 제1 제어 회로 CR™1 및 열 판독/기업 제2 제어 회로 CRW2를 구비하고, 각각 에 있어서, 비트선과 전압 V∞를 접속하는 제1 MOS 트랜지스터(MN11, MN21, MN13, MN23), 비트선과 전압 V,,를 접속하는 제2 MOS 트랜지스터(MN12, MN22, MN14, MN24)를 갖고 있기 때문에, NMOS 트랜지스터를 전 환함으로써 선택 비트선에 호르는 전류의 방향을 변경할 수 있고, KTJ를 구성하는 소프트 감자성체증의 스핀 방향을 임의로 변경할 수 있다. 또, NMCS 트랜지스터 MNII 및 MNI2, MN2I 및 MN22, MNI3 및 MNI4, MN23 및 MN24는 비트선의 양단부의 접속처를 전압 V_m 혹은 전압 V_m로 전환할 수 있기 때문에, 전환 수단 으로 호칭할 수 있다.

또한, 열 판독/기입 제! 제더 회로 CRMI의 상기 제1 MOS 트랜지스터는 감지 증폭기를 포함하는 멀티플렉 서 MUX에 접속되어 있기 때문에, 데이터의 판독 시 감지 전류에 기인하는 전압을 멀티플렉서 MUX로 출력 할 수 있다.

<8-4. 변형예 1>

본 발명에 따른 실시에 2의 변형에 1로서, 도 31에 MRAM(200)을 나타낸다. 또, MRAM(200)은 도 27을 이용하며 설명한 MRAM(100)과 가의 마찬가지의 구성을 갖고 있고, 다른 것은 MRAM(100)에서의 MMDS 트랜지스터 MP11, MP13, MP21, MP23, QP11 및 QP21를 설치하며, 또한, PMCS 트랜지스터 MP11 및 MMCS 트랜지스터 MP11, MP13, MP21, MP23, QP11 및 QP21를 설치하며, 또한, PMCS 트랜지스터 MP11 및 MMCS 트랜지스터 MM12의 게이트 전국에 NAMD 게이트 ND11의 출력을 제공하고, PMCS 트랜지스터 MP21 및 NMCS 트랜지스터 MM22의 게이트 전국에 NAMD 게이트 ND12의 출력을 제공하면, PMCS 트랜지스터 MP13 및 NMCS 트랜지스터 MM14의 게이트 전국에 NAMD 게이트 ND13의 출력을 제공하고, PMCS 트랜지스터 MP23 및 NMCS 트랜지스터 MM14의 게이트 전국에 NAMD 게이트 ND13의 출력을 제공하고, PMCS 트랜지스터 MP23 및 NMCS 트랜지스터 MM24의 게이트 전국에 NAMD 게이트





ND14의 총력을 제공하며 게이트 입력을 공통화하고 있는 점이다.

도 27에 도시한 MR4H(100)에서는 MAOS 트랜지스터 MN11, MN13의, MA21 및 MN23의 게이트에는 온 상태에서 Vc+소Vc의 전임이 인가되기 때문에, 게이트 전입에 Vc 밖에 걸리지 않은 NAOS 트랜지스터 MN12, MN14, MN22 및 MN24에 비해 게이트 절연막에 걸리는 부담이 커쟐 가능성이 있었다.

그러나, 도 31에 도시한 MRAM(200)에서는 PMOS 트랜지스터 MP11, MP13, MP21 및 MP23읍 채용함으로써, 게 이트에 Va 미상의 전암을 인가하지 않기 때문에, 게이트 절면막에 걸리는 부담은 작아진다.

또한, PMOS 트런지스터 MPI1, MP13, MP21 및 MP23을 채용함으로써, MMOS 트런지스터 MN12, MN14, MN22 및 MN24와 게이트 입력의 공통화를 도모할 수 있고, PMOS 트랜지스터 MP11 및 NMOS 트랜지스터 MN12, PMOS 트랜지스터 MP21 및 NMOS 트랜지스터 MN14, PMOS 트랜지스터 MP13 및 NMOS 트랜지스터 MN14, PMOS 트랜지스터 MP23 및 NMOS 트랜지스터 MN14, PMOS 트랜지스터 MP23 및 NMOS 트랜지스터 MN24는 인버터(드라이버, 버퍼)를 형성하며, MPAM(100)에 비해 소비 전력을 저강할 수 있다.

도 32는 판독 및 기업 시의 #RAM(200)에서의 각종 전류 및 전압의 타이밍차트이다.

MPAM(200)에서는 PMOS 트런지스터 MP11, MP13과, MMOS 트런지스터 MM12, MM14 각각의 게이트 입력을 공통 화하고 있기 때문에, 게이트 전압 V., 및 V.의 타이밍차트가 동일해지고, 또한 게이트 전압 V. 및 V.의 타이밍차트가 동일해진다.

또한, PHOS 트랜지스터 OP11과 NMOS 트랜지스터 ON12의 게이트 입력을 공통화(PMOS 트랜지스터 OP21과 NMOS 트랜지스터 ON22의 게이트 입력도 마찬가지임)하고 있기 때문에, 게이트 전압 Y. 및 V.의 타이망차 트가 등일해지지만, 기본적인 등작은 MPAM(100)과 동일하다.

또, 본 예에서는 전압 We소스 전압 Ww. 전압 Ve드레인 전압 Vec로 상점하고 있다. 즉, MJT의 특성이 도 29에 도시한 것과 동일한 경우에는, 드레인 전압 Ye는 각 MRAM 셀의 pn 접합 다이오드에 인가되는 전압에 0.1V를 대한 값에 거의 종압하게 설정된다.

또한, 도 32에는 도시하지 않지만, MRAM(100, 200)의 판독/기업 제어 회로는 인접하는 MRAM 셈 어레이와 공유해도 좋다. 이 경우, 공유한 만큼 장치 면적을 축소하는 효과를 발휘한다.

<8-5. 변형대 2>

본 발명에 따른 실시에 2의 변형에 2로서 도 33에 MPAM(300)을 도시한다. 또, MPAM(300)은 도 31을 이용하여 설명한 MPAM(200)과 거의 마찬가지의 구성을 갖고 있고, 다른 것은 PMOS 트랜지스터 MP11 및 NMOS 트랜지스터 MP13 및 NMOS 트랜지스터 MP13 및 NMOS 트랜지스터 MP13 및 NMOS 트랜지스터 MP13 및 NMOS 트랜지스터 MP14 및 NMOS 트랜지스터 MP24 및 NMOS 트랜지스터 MP25 및 NMOS 트랜지스터 MP25 및 NMOS 트랜지스터 MP25 및 NMOS 트랜지스터 MP26 실입한 점과, PMOS 트랜지스터 QP11 및 NMOS 트랜지스터 QN12, PMOS 트랜지스터 QP21 및 NMOS 트랜지스터 QN2 각각의 드레인 전국 사이에 NMOS 트랜지스터 QN1 및 QN2를 삽입한 점이다.

또, NMDS 트랜지스터 NN15, NN16, NN25, NN26, QN1 및 QN2의 게이트 전압은 직류 전압 Val로 고정된다.

이들 NMOS 트랜지스터의 목적은 누설 전류의 저감이다. 즉, MOSFET의 누설 전류는 드레인 단에서의 고전 제에 기안하는 BTBT(Band to band tunneling) TAT(Trap Assisted Tunneling), 임팩트 미온화(Impact Ionization)나 SPH(Schockley-Read-hall process)가 그 원인이다.

누설 전류를 저김하기 위해서는 드레인 단의 전계를 저김하면 좋고, 예를 들면 PMOS 트랜지스터 WPI1 및 MMOS 트랜지스터 MM12의 드레인 전국 사이에 NMOS 트랜지스터 NM15를 삽입하고, NMOS 트랜지스터 MM15의 게이트 전압을 소정의 직류 전압(여기서는 전압 ₩...)으로 설정함으로써, NMOS 트랜지스터 MM12 및 MM15에 제공되는 드레인 전압을 저감할 수 있다.

예율 돌면, 전압 V_{tt} 를 $V_{co}/2+V_{tth}$ (NMOS 트랜지스터 NM15의 임계치 전압)으로 설정하고, NMOS 트랜지스터 에는 글로, 트립 제공 에/도 제공한다. 그렇게 하면, NMOS 트랜지스터 MN12가 온 상태로 된 경우, MNOS 트랜지스터 MN15와 더븀이 두개의 저항이 직렬로 접속된 상태가 되며, 저항 분할에 의해 MPOS 트랜 지스터 MN12 및 MN15에 가해지는 스트레스 전압(드레인 전압 Vm)이 동일해지기 때문에, MN12 및 MN15의 토탈 누설 전류는 NMCS 트런지스터 MN15를 삽입하지 않은 경우, 즉 NMCS 트런지스터 MN12만의 경우의 누설 전류에 비해 대폭 저감할 수 있고, 소비 전력을 저감할 수 있다.


또, 전압 V₄를 V₆/2+V_{1m}으로 한 것은 미 설정에 의해 NHOS 트랜지스터 MN12 및 MNI5에 가해지는 스트레스 전압이 통일하게 최소가 된다는 지견에 기초하는 것이지만, 실시에 있어서는 소비 전력이 저감되는 것이 면, 이 전압에 한정되는 것은 아니다.

미상의 효과는 MAOS 트랜지스터 MN16, MN25 및 M26에서도 마찬가지이다.

또한, PMOS 트랜지스터 OPIT 및 MMOS 트랜지스터 ONI2, PMOS 트랜지스터 OP21 및 NMOS 트랜지스터 ON22 각각의 드레인 진국 사이에 삽입한 MMOS 트랜지스터 ONI 및 OM2에 의해서도 누설 전류를 대폭 저감할 수 있고, 소비 전력을 저감할 수 있다.

또한, 이상의 설명에서는 데이터의 기업 시 MRAH 설 어레이의 비트선에는 양 방향의 천류가 흐르고, 워드 선에는 한 방향의 전류가 흐른다고 상쟁하였지만, 비트선에 한 방향의 전류가 흐르고, 워드선에 양 방향 의 전류가 흐르도록 해도 좋다.

또한, MRAM 셀의 pn 집합 다이오드 대신, KOSFETOILH TFT(Thin Film Transistor)나 바이폴라 트랜지스터 등의 온/오프 특성을 갖는 소자를 미용해도 **콩다**.



<C. 실시에 3>

(본 실시예의 특징)

본 발명의 실시에 3에 따른 ARAM은 MRAM 설 머레미의 워드선 혹은 비트선을 복수의 서브 워드션 혹은 서 브 비트선으로 분할하는 것을 특징으로 한다.

즉, 배선의 저항율을 ρ, 배선의 길이블 I, 배선의 단면적을 S로 하면, 배선 저항 R은 다음 수학식 9로 제공된다.

 $R = p - \frac{1}{8}$

또한, 배선에 흐르는 전류를 I로 하면, 소비 전력 P는 다음 수학식 10으로 제공된다.

$$P=RI^2=p\frac{II^2}{S}$$

[[마라서, 배선의 길이 1을 짧게 하면, 소비 전력이 저감되는 것을 알 수 있다. 예를 들면, 배선을 2분할 하면, 소비 전력은 2분의 1이 되고, n분할(단, n은 2 미상의 정수)하면, 소비 전력은 n분의 1이 되어 #24에서 기입 시의 소비 전력을 저감할 수 있다.

또한, 동일한 워드선에 접숙되어 있는 메모리 셀의 개수가 증가되면, 부하 용량이 증가된다. 그 결과, 워드선을 전송하는 신호의 자견 시간이 증가되고, 고속 액세스랑 할 수 없는 결점이 생긴다.

그러나, 워드선을 복수의 서브 워드선으로 분활하며 배선의 길이를 짧게 할으로써, 동일한 배선에 접속되는 메모리 셀의 개수가 감소되기 때문에, 부하 용량이 저감된다. 그 결과, 워드선을 본활하지 않은 메모리 장치에 비해 지연 시간을 짧게 할 수 있으며, 고속 액세스를 실현할 수 있다. 미것은 비트선에서도마찬가지이다. 이하, 본 발명의 실시에 3에 따른 MRAM의 구체적인 구성에 대하여 설명한다.

<C-1. 워드선의 분할>

4℃-1-1. 장치 구성>

드 34는 위드선을 분할한 MRAM(400)의 구성을 불록도로 나타낸다. 도 34에 도시한 바와 같이 MRAM(400) 은 복수의 解納 셀 머레이(66)를 갖고 있다.

각 #24* 셀 어레이(66)는 복수의 워드선(64)의 제1 단부에 접숙된 행 판독/기입 제1 제어 회로 RRWI 및 제2 단부에 접숙된 행 판목/기입 제2 제어 회로 RRW2와, 목수의 버트선(69)의 제1 단부에 접숙된 열 판독 /기입 제1 제어 회로 CRWI 및 제2 단부에 접속된 열 판독/기입 제2 제어 회로 CRW2를 갖고 있다.

또, 상기 각 제어 회로는 심시예 2에서 설명한 MRAM(100~300)과 마찬가지로 하며 동일한 부호를 봅이고 있지만, 이들에 한정되는 것은 아니다.

그리고, 각 ARAM 셀 어레이(66)에 대용하여 도시하지 않은 열 디코더에 접속되는 메모리 셀 어레이 선택 선(70)이 콕수 배치되어 있다.

또한, 행 디코더를 구성하는 복수의 AND 게이트(62)의 출력에 각각 메인 워드선(67)이 접속되어 있다. 또, 메인 워드선(67)의 개수는 각 MRAM 셈 머레이(66)의 워드선 개수메 일치했다.

복수의 메모리 셀 머레이 선택선(70)과 복수의 메인 워드선(67)과의 교차부에는 메모리 셀 머레이 선택선 (70) 및 메인 워드선(67)을 압력으로 하는 2압력의 AND 게이트(61)가 각각 접속되고, 그 출력이 행 판독/ 기압 제1 제어 최로 RRVI을 통해 서브 워드선(64)에 접속되어 있다. 이 서브 워드선(64)이 각 WRAM 셀 머레이(66)의 워드션이 된다.

4C-1-2, 장치 등작>

예를 들면, 메모리 셀 어레마 선택선(70) 하나와 메인 워드선(67) 하나가 활성화되면, 활성화된 메모리 셀 어레미 선택선(70) 및 메인 워드선(67)에 접속되는 AND 게이트(61)가 그 출력에 접속된 서보 워드선 (64)을 활성화한다.

이 경우, 활성화된 에인 워드션(67)은 MRAM 셑에는 직접적으로 접속되지 않기 때문에, 그 용량에는 MRAM 셀 어레이(66)를 구성하는 MRAM 셑의 용량이 포함되지 않는다. [따라서, 복수의 MRAM 셀 어레이에 걸치는 1개의 워드션에 의해 MRAM 셀을 선택하는 구성에 비해 워드션에 포함되는 용량이 대폭 저감된다.


또한, 하나의 MRAM 셀 대레이(66)를 가로지를 만큼의 서브 워드션(64)은 용량 및 저항에 기인하는 지연 (CR 지연)을 무시할 수 있을 정도로 짧게 구성함으로써, MRAM(400)은 특정한 MRAM 셀을 선택하는 시간을 본질적으로 저감할 수 있으며, MRAM의 통작 속도를 향상시킬 수 있다.

여기서 제2세 셀의 용량에 대하여 설명한다. 일레로서, MRAM 셀이 MTJ(자기 터널 점합)와 pn 접합 다이오 도와의 직렬 접속으로 구성되는 경우를 상정한다.

이 경우, KRAM 셀 용량 C,는 Dibi의 수학식 11로 나타낸 바와 같이, MTJ의 용량 C,p과 pn 접합 다이오드의 접합 용량 있을 직렬로 접속한 용량이 된다.

74-18





$$\frac{1}{C_{M}} = \frac{1}{C_{TMR}} + \frac{1}{C_{D}}$$

도 34에 도시한 MRAM(400)에서는 선택된 HRAM 셈 마레이(66) 중 서브 워드선(64)에 접속되어 있는 MRAM 셈만 액세스되기 때문에, 서브 워드선(64)과 비트선(69) 사이를 흐르는 진류는 워드선을 분활하지 않은 구성에 비해 MRAM 셑 마레이의 개수의 역수에 비례하여 감소하고, 소비 전력을 제감할 수 있다.

MARGER JOHNSON

또, MRAM (400)에 서는 서보 워드선(64)을 제어하는 논리 게이트로서 AND 게이트를 이용하고 있지만, AND 게이트에 한정되는 것이 아니라, 예를 물면, MAND 게이트, MOR 게이트, XOR 게이트 등의 다른 논리 게이 이름이 이용해도 메모리 셀 머레이 선택선(70) 및 메인 워드선(67)의 메네의 쪽은 다. 등 나타내는 논리와, 그 역의 논리(대학) 혹은 매네하)를 조합하여 상기 논리 게이트에 입력함으로써, MRAM(400)과 마찬가지의 효과를 말취한다. 여기서, 논리의 대(화, 및 대학, 는 각 신호 전압의 높은 값 혹은 낮은 값 중 어느 하나에 상당한다.

<C-2. 워드선의 계층화>

<0-2-1. 장치 구성>

도 35는 워드션을 계층화한 網AM (500)의 구성을 불뽁도로 나타낸다. 도 35에 도시한 비와 같이 #RAM(500)은 m개의 MRAM 셀 어램이(85)를 구비하며 구성되는 n개의 메모리 셀 어레이군(861~86n)을 포함 하고 있다.

메모리 셀 어레이군(861)을 예로 들면, 각 MRAM 셀 마레이(85)는 복수의 워드선(83)의 제1 단부에 접속된 햏 판독/기입 제1 제어 회로 RRWI 및 제2 단부에 접속된 햏 판독/기입 제2 제어 최로 RRW2와, 복수의 비 트선(89)의 제1 단부에 접속된 열 판독/기입 제1 제어 최로 CRWI 및 제2 단부에 접속된 열 판독/기입 제2 제어 회로 CRW2를 갖고 있다.

그리고, 각 MRAM 셀 머레이(85)에 대응하여, 도시하지 않은 열 디코더에 접속되는 m개의 메모리 셀 머레이 선택선(911~91m)이 배치되어 있다.

또한, 목수익 AND 게이트(서브 글로벌 디코더: 81)의 출력에 각각 메인 워드선(84)이 접속되어 있다. 또, 메인 워드선(84)의 개수는 각 MRAM 셀 OH레이(85)의 워드선의 개수에 일치한다.

메모리 셀 어레이 선택선(911~91m)과 목수의 메인 워드선(84)과익 교차부에는 메모리 셀 어레이 선택선 (911~91m) 중 어느 하나와 메인 워드선(84)의 하나를 입력으로 하는 2입력의 세D 게이토(로컬 행디코더: 82)가 각각 접속되고, 그 충력이 행 판독/기입 제1 제머 회로 RR배을 통해 서브 워드션(83)에 접속되어 있다. 이 서브 워드션(83)이 각 바와서 셀 어레이(85)의 워드션이 된다.

또한, 복수의 서브 글로벌 디코더(81)의 제1 압력 전체는 메모리 셀 어레이군(861)에 대응하여 배치된 메 모리 셀 어레이군 선택선(901)에 공통으로 접속되어 있다.

그리고, 복수의 서브 글로벌 디코더(81)의 제2 입력 각각은 복수의 AMD 게이트(메인 글로벌 디코더: 80) 의 출력에 접속되는 글로벌 워드선(87)을 통해, 메인 글로벌 디코더(80)의 출력에 접속되어 있다.

에보리 셀 어레이군 선택선(901~90n)은 글로벌 워드선(87)과는 다른 배선이며, 양자는 교차하도록 써치되어 있다.

또. 다른 메모리 셀 어레이군도 메모리 셀 머레이군(861)과 통압한 구성읍 갖고, 각각 복수의 서브 글로 낼 디코더(81)에 접속되며, 각각의 복수의 서브 글로벌 디코더(81)도 메모리 셀 어레이군 선택선에 접속 되어 있다.

즉, 메모리 셑 어레이군(861~86n) 각각에 대용하여 메모리 셑 어레이군 선택선(901~90n)이 배치되고, 메모리 셑 어레이군(861~86n)에 각각 접속되는 복수의 서브 골로벌 디코더(81)의 제2 입력은 각각 글로 별 워드선(87)을 통해 복수의 메인 글로벌 디코더(80)의 출력에 접속되어 있다.

또, 복수의 메인 글로벌 디코더(80)는 머드레스 신호선군(88)에 접속되어 있다.

<C-2-2. 장치 등작>

이하, MPAM(500)의 동작에 대하여 설명한다.


메모리 셀 어레이군(861~86n)은 메모리 셀 어레이군 선택선(901~90n)에 의해 어느 하나가 선택되고, 메 모리 셀 어레이군(861~86n) 내의 복수의 MRAA 셀 머레이(85)는 메모리 셀 어레이 선택선(911~91m)에 의 해 선택된다.

에모리 셀 어레이군(861~86n)의 등작은 도 34를 이용하여 설명한 \MAM (400)과 마찬가지미고, 예를 물면, 메모리 셀 머레아 선택선(911)과 메인 워드선(84)의 하나가 활성화되면, 활성화된 메모리 셀 머레 이 선택선(911)과 메인 워드선(84)에 접속되는 AND 게이트(82)가 그 출력에 접속된 서브 워드선(83)을 활 설치하다

이 경우, 활성화된 메인 워드선(84)의 용량에는 바RAM 셀 머렌이(85)를 구성하는 MRAM 셀의 용량이 포함되 지 않기 때문에, 복수의 MRAM 셀 머레이에 걸치는 1개의 워드션에 의해 MRAM 셀을 선택하고 있는 증래의 MRAM에 비해 워드션에 포함되는 용량이 대폭 저감된다.

또한, 예골 물면, 메모리 셀 머레이군 선택선(901)과 글로벌 워드선(87)의 하나가 활성화되면, 활성화된 메모리 셀 머레이군 선택선(901)과 글로벌 워드선(87)에 접속되는 AND 게이트(81)가 그 플릭에 접속된 메 인 워드선(84)을 활성화한다.

74-19



이 경우, 활성화된 글로벌 워드션(87)의 용량에는 메모리 셑 어래이군(861~86n)을 구성하는 解써 셑 어 레이(85)의 용량이 포함되지 않기 때문에, 복수의 메모리 셀 머레이군에 걸치는 1개의 워드션에 의해 와서 셀을 선택하는 구성에 비해 워드션에 포함되는 용량이 대폭 저감된다.

따라서, 워드션(83)과 비트선(88) 사이를 흐르는 전류는 워드션을 계속화하지 않은 증권의 KR서에 비해 MR서 셈 어레이의 개수의 역수에 비례하여 감소할 뿐만 마니라, 메모리 셑 어레이군의 개수의 역수에 비 레하여 감소되며, 소비 전력을 저김할 수 있다.

<C-2-3, 워드선이 계층화된 MPAM의 전체 구성>

도 36에 워드선이 계층화된 KPAM의 전체 구성의 밀례를 나타낸다. 도 35에서는 4개의 KPAM 설 머리미 (851~854)를 구비하여 구성되는 4개의 메모리 설 어레이군(861~864)을 포함한 KPAM중 나타내고 있고, 4 개의 메모리 설 어레이군(861~864) 각각에 대용하여 4개의 메모리 설 어레이군 선택선(901~904)이 배치 되어 있다. 또한, 각 메모리 설 어레이군에서는 4개의 KPAM 설 머레미(851~854)에 대응하여 4개의 메모 리 설 어래미 선택선(911~914)이 배치되어 있다.

또, 도 36에서는 ෦RAM 셀 마레이(85) 등의 각 구성은 단순한 블록으로 나타내고, 글로벌 워드선(87) 등의 각 배선 경로를 화삼표로 모식적으로 나타내고 있다. 도 36에서 소위 워드션이 계흥화되어 있는 것을 알 수 있다.

<C-3. 비트선의 분활>

<0-3-1. 장치 구성>

도 37은 비트선을 분할한 MRAM(600)의 구성을 품목도로 나타낸다. 도 37에 도시한 바와 같이 MRAM(600) 은 복수의 MRAM 셈 머레미(166)를 갖고 있다.

각 kR와 셀 더레이(166)는 복수의 워드션(160)의 제1 단부에 접속된 행 판독/기입 제1 제어 회로 RRW1 및 제2 단부에 접속된 행 판독/기입 제2 제머 회로 RRW2와, 복수의 비트션(164)의 제1 단부에 접속된 열 판 독/기입 제1 제어 회로 CRW1 및 제2 단부에 접속된 열 판독/기입 제2 제어 회로 CRW2를 갖고 있다.

또, 상기 제어 회로는 실시에 2에서 설명한 IPAH(100~300)과 마찬가지로 하여 동일한 부호를 붙다고 있지만, 미들에 한정되는 것은 아니다.

그리고, 각 kGAM 셀 어래미(166)에 대응하여 도시하지 않은 행 다코더에 접속되는 메모리 셀 어레미 선택 선(170)이 목수 배치되어 있다.

또한. 걸 디코더를 구성하는 복수의 AND 게이트(162)의 출력에 각각 메인 비트선(167)이 접속되어 있다. 또, 메인 비트선(167)의 개수는 각 MRAM 설 어레이(166)의 비트선의 개수에 일치한다.

복수의 메모리 셀 어레이 선택선(170)과 복수의 메인 비트선(167)과의 교차부에는 메모리 셀 어레이 선택 선(170) 및 메인 비트선(167)를 입력으로 하는 2입력의 NAMO 케이트(161)가 각각 접속되고, 그 중력이 열 판독/기입 제1 제어 최로 CR배을 통해 서브 비트선(164)에 접속되어 있다. 이 서브 비트선(164)이 각 환체 셀 어레이(166)의 비트션이 된다.

<C-3-2. 장치 등작>

이하, 씨씨(600)의 동작에 대하여 설명한다.

예를 들면, 메모리 셀 어레이 선택선(170)의 하나와 메인 비트선(167)의 하나가 활성화되면, 활성화된 메 오리 셀 어레이 선택선(170) 및 메인 비트선(167)에 접속되는 NAND 게미트(161)가 그 출력에 접속된 서브 비트선(164)을 활성화한다.

이 경우, 활성화된 메인 비트선(167)은 KRAM 설에는 직접적으로 접속되지 않기 때문에, 그 용량에는 KRAM 셀 머레이(166)물 구성하는 KRAM 설의 용량이 포함되지 않는다. 따라서, 복수의 MRAM 셀 머레이에 걸치 는 1개의 비트선에 약해 KRAM 셀을 선택하는 구성에 비해 비트선에 포함되는 용량이 대폭 저감된다.

또한, 하나의 짜셔서 셀 어레이(166)를 가로지를 만큼의 서브 비트선(164)은 용량 및 저항에 기인하는 지면 (CR 지연)을 무시할 수 있을 정도로 짧게 할 수 있기 때문에, 짜셔(600)은 특정한 Ѭ서 셀을 선택하는 시 간을 본질적으로 저감할 수 있으며, Ѭ서는 등작 속도를 향상시킬 수 있다.


환경에 열의 용량에 대해서는 수학식 11을 이용하여 설명하고 있기 때문에 중복되는 설명은 생략하지만, 도 37에 도시한 MRAM(600)에서는 선택된 MRAM 설 대레이(166) 중 서브 비트선(164)에 접속되어 있는 MRAM 설 만 액세스되기 때문에, 서브 비트선(164)과 워드선(169) 사이를 흐르는 전류는 비트선을 분합하지 않은 구성에 비해 MRAM 설 대레이의 개수의 역수에 비례하여 감소하고, 소비 전력을 제감할 수 있다.

또, NRAM (600)에서는 서보 비트선(164)을 제어하는 논리 게이트로서 NAND 게이트를 이용하고 있지만, NAND 게이트에 한정되는 것이 아니라, 예를 돌면 AND 게이트, NOR 게이트, XOR 게이트를 이용하고 다른 논리 게이트를 마용해도 메모리 살 어래이 선택선(170) 및 매인 비트선(167)의 대병과 혹은 다양고를 나타내는 논리와, 그 역의 논리(1.0%고 혹은 대병화고)를 조합하며 상기 논리 게이트에 입력함으로써, NEAM (600)과 마찬가지의 효과를 발휘한다. 여기서, 논리의 대병화고및 1.0%를 는 각 신호 전압의 높은 값 혹은 낮은 값 중 어느 하나에 상당한다.

<C-4. 비트선의 계층화>

<C-4-1. 장치 구성>

도 38은 비트선을 계용화한 MRAN (700)의 구성을 블록도로 나타낸다. 도 38에 도시한 바와 같이 MRAN (700)은 m개의 MRAN 셀 어레미(185)를 구비하여 구성되는 n개의 메모리 셀 어레미군(1861~186n)을 포함하고 있다. 1



메모리 셑 더레이군(1861)을 예로 띁면, 각 KPAM 셀 어래이(185)는 복수의 워드선(189)의 제1 단부에 접속된 행 판독/기입 제1 제어 회로 RRWI및 제2 단부에 접속된 행 판독/기입 제2 제어 회로 RRWI모와, 복수의 비트선(183)의 제1 단부에 접속된 열 판독/기입 제1 제어 회로 CRWI및 제2 단부에 접속된 열 판독/기입 제2 제어 회로 CRWI를 갖고 있다.

그리고, 각 MPAM 셀 어레이(185)에 대응하여, 도시하지 않은 행 디코더에 접속되는 m개의 메모리 셀 어레 이 선택선(1911~191m)이 배치되어 있다.

또한, 복수의 ANO 게이트(서브 글로벌 디코더: 181)의 출력에 각각 메인 비트선(184)이 접속되어 있다. 또, 메인 비트선(184)의 개수는 각 NRAM 셀 어레이(185)의 비트선의 개수에 잃었한다.

메모리 설 머레이 선택선(1911~191m)과 특수의 메인 비트선(184)과의 교차부에는 메모리 설 머레이 선택 선(1911~191m) 중 어느 해나와 메인 비트선(184)의 해나를 입력으로 하는 2입력의 AND 게이트(로컬 열 디코더: 182)가 각각 점속되고, 그 플릭이 열 판독/기입 제1 제어 회로 CR인을 통해 서브 비트선(183)에 접속되어 있다. 이 서브 비트선(183)이 각 KRAM 설 머레이(185)의 워드선이 된다.

또한, 복수의 서브 글로벌 디코더(181)의 XII 입력 전부는 메모리 셀 머레이군(1861)에 대용하여 배치된 메모리 셀 머레이군 선택선(1901)에 공통으로 접속되어 있다.

그리고, 복수의 서브 글로벌 디코더(181)의 제2 입력 각각은 복수의 AND 게이트(메인 글로벌 디코더: 130)의 출력에 접속되는 글로벌 비트선(187)을 통해, 메인 글로벌 디코더(180)의 출력에 접속되어 있다.

메모리 셀 머레이군 선택선(1901~190n)은 글로벌 비트선(187)과는 다본 배선이고, 양자는 교치되도록 배 치되어 있다.

또, 다른 메모리 셀 어래이군도 메모리 셀 어래이군(1861)과 동일한 구성을 갖고, 각각 복수의 서브 글로 별 디코더(181)에 접속되며, 각각의 복수의 서브 글로벌 디코더(181)도 메모리 셀 머레이군 선택선에 접 숙되어 있다.

즉, 에모리 셈 대레이군(1861~186n) 각각에 대용하여 에모리 센 대래이군 선택선(1901~190n)이 배치되고, 에모리 셈 대레이군(1861~186n)에 각각 접속되는 복수의 서브 글로벌 디코더(181)의 제2 입력은 각각 글로벌 비트선(187)을 통해, 복수의 메인 글로벌 디코더(180)의 출력에 접속되어 있다.

또, 복수의 메인 클로벌 디코더(180)는 머드레스 신호선군(188)에 접속되어 있다.

<℃-4-2. 장치 등작>

이하. MFAM(700)의 동작에 대하며 설명한다.

메모리 셑 어래이군(1861~186n)은 메모리 셑 어레이군 선택선(1901~190n)에 의해 어느 하나가 선택되고, 메모리 셀 어레이군(1861~188n) 내의 복수의 郴郴 셸 머레이(185)는 메모리 셀 어레이 선택선 (1911~191m)에 의해 선택된다.

메모리 셀 어레이군(1861~186n)의 동작은 도 37을 미용하여 설명한 MRAH(600)과 마찬가지이고, 예물 물 면, 에모리 셀 어레이 선택선(1911)과 메인 비트선(184)의 하나가 활성화되면, 활성화된 메모리 셀 어레 이 선택선(1911)과 메인 비트선(184)에 접속되는 AND 게이트(182)가 그 출력에 접속된 서브 비트선(183) 을 활성화한다.

이 경우, 활성화된 메인 네트선(184)의 용량에는 MRAM 셀 머레이(185)큼 구성하는 MRAM 셀의 용량이 포함되지 않기 때문에, 복수의 MRAM 셀 머레이에 걸치는 1개의 베트션에 의해 MRAM 셀을 선택하고 있는 중래의 MRAM에 비해 베트션에 포함되는 용량이 대륙 저갑된다.

또한, 예를 들면, 메모리 셀 어래이군 선택선(1901)과 글로벌 비트선(187)의 하나가 활성화되면, 활성화 된 메모리 셀 어레이군 선택선(1901)과 글로벌 비트선(187)에 접속되는 AND 게이트(181)가 그 출택에 접 속된 메인 비트선(184)을 활성화한다.

이 경우, 참성화된 금로벌 비트선(187)의 용량에는 메모리 셀 어레이군(186)~186n)을 구성하는 써서 설 어레이(185)의 용량이 포함되지 않기 때문에, 복수의 메모리 셀 어레이군에 걸치는 1개의 비트션에 의해 #RAM 셀을 선택하는 구성에 비해 비트션에 포함되는 용량이 대폭 저김된다.

(마라서, 비트선(183)과 워드선(189) 사이를 흐르는 전투는 비트선을 계층화하지 않은 증래의 써서에 비해 #8세 셸 어레이 개수의 역수에 비례하여 감소하는 것뿐만 아니라, 메모리 셸 어레이군 개수의 역수에 비 례하여 감소하고, 소비 전력을 저감할 수 있다.

또, 미상 설명한 실시에 3에서는 워드선 및 비트선 각각에 대하여 분할 및 계층화한 예에 대하여 설명하 였지만, 이물을 조합하여 워드선 및 비트선의 양병을 분할한 구성, 혹은 워드선 및 비트선의 양방급 계층 화한 구성으로 해도 좋다. 미러한 구성을 채용함으로써, 소비 전력의 저감 및 WRM의 동작 속도품 더욱 향상시킬 수 있다.


<0. 실시예 4>

<본 실시예의 특징>

본 발명의 실시에 4에 따른 MRAM은 인덕터에서 발생한 자계를 이용하여, 복수의 MRAM 셀의 기억 데이터를 임괄 소거 혹은 일괄 기입하는 것을 특징으로 한다.

<0-1. 전체 구설>

도 39는 분 발명의 실시에 4에 (다른 써RAM(800)의 구성을 LIEH내는 사시도이다. 도 39에서, 상호 평행하게 배치된 워드션(1, 2, 3) 상부에서 교차하도록 비트션(4, 5, 6)이 상호 평행하게 배치되고, 워드션 및



비트선 사이에 까워지는 각 교점에 IRAM 설 MC가 형성되어 MRAM 설 머레이 MCAT을 구성하고 있다.

배워서 셀 MC의 구성은 도 1을 미용하며 설명하며 증복되는 설명은 생략하지만, MRA# 셀 MC을 구성하는 소 프트 강지성체총의 미지 액시스의 방향은 화살표로 표시한 바와 같이 각 워드션의 연장 방향이다.

그리고, NRAM 셀 어레이 ACAT을 둘러싸도록 코일형의 인덕터 ID가 배치되어 있다.

인덕터 ID는 금속 배선을 고일형으로 접속하여 구성되며, 워드션(1~3)이 연장되는 방향을 따라 감겨져 있다.

그라고, 인덕터 ID의 양 단부는 전류를 양 방향으로 즐립 수 있는 인덕터 구동 회로(도시하지 않음)에 접속되어 있고, 인덕터 ID에 흐르는 전류의 방향을 바꿈으로써, 인덕터 ID로 둘러싸인 영역에 발생하는 자계의 방향을 변경할 수 있는 구성으로 되어 있다. 또, 인덕터 ID에 의해 발생하는 자계는 워드선(1~3)이 연장되는 방향, 즉, IRM서 설 IC을 구성하는 소프트 강자성체증의 OI지 액시스의 방향에 거의 일치하고 있다.

따라서, IPAM 셀 머레이 MCAI의 복수의 MRM 셀 MC에 대하며, 데이터의 일괄 소거, 혹은, 일괄 기압을 행하는 경우에는 인덕터 구동 최로로부터 인덕터 ID로 소정 방향으로 전류를 끌리고, 발생하는 자계에 의해 소프트 강자성체출의 스핀 방향을 일제히 변경할 수 있다.

또, 도 39에서는 설명의 편의상, 3행3혈의 매모리 셀 어래이가 도시되어 있지만, 행과 열의 사이즈는 이 에 한정되는 것은 아니다.

또한, 인덕터 10, 워드선(1~3), 비트선(4~6) 등의 각 도체선 사미는 기체, 혹은, 고체의 절면체가 배치되어 있지만, 도 39에서는 편의적으로 표시를 생략하고 있다.

또한, 도 39에서는, 설명의 편의상, 안덕터 ID의 코일의 피치는 MRAM 설 어레이 MCA1의 피치보다 크게 나타내고 있지만, 이에 한정되는 것은 아니다.

또한, MRAM 셀 MC의 구성에 특별히 한정은 없고, 예를 필면 도 30을 이용하여 설명한 2중 자기 터널 접합을 갖는 구성이라도 좋고, 적어도 하나의 자기 터널 접합을 갖고 있으면 좋다. 예를 돌면, 적어도 하나의 자기 터널 접합을 갖고 있으면 좋다. 예를 돌면, 적어도 하나의 자기 터널 접합과 정자기 결합으로 자속을 투표하고, 자성체/비자성체/자성체 구조를 구비한 메모리셀이라도 좋다.

또한, 인덕터는 소프트 강자성채흥의 이지 액시스의 방향에 일치하는 자계를 발생할 수 있는 것이면 코일 형이 아니어도 좋다.

여기서, 도 39에서의 A-A선에서의 단면도인 도 40~도 42를 이용하여 KRAM(800)의 동작에 대하여 설명한다. 또, 인덕터 10의 코일 피치는, 설명의 편의상, 도 39와는 다른 피치로 나타내고 있다.

도 40은 일괄 소거 전의 상태의 일례를 Li은내고 있다. 도 40에 도시한 바와 같이 MRAM 셀 MC는 pn 접합 다이오드 PN의 상부에 자기 터닐 접합(MTJ)이 배치된 구성을 갖고 있다. 그리고 비트선(5) 하부의 MRAM 셀 MC를 구성하는 소프트 강자성체흥(22)의 스핀 방향은 도면을 향하며 좌측을 향하고 있고, 다른 MRAM 셀 MC의 스핀 방향은 우측을 향하고 있다. 그리고, 일괄 소거 동작 및 일괄 기입 동작을 하지 않은 상태, 즉, 인덕터 ID가 대기인 상태에서는 인덕터 ID는 접지되어 있다. 이에 따라, 외부의 노이즈를 차 단하며 MRAM 셀 어레이 MCA1을 보호하는 효과를 말휘한다.

도 41은 일괄 소거 상태의 일례를 나타내고 있다. 일괄 소거 신호가 인덕터 구동 회로에 입력되면, 인덕터 10에 제1 방향의 전류가 흐르고, 화상표로 나타낸 바와 같이 무촉 방향의 자계가 발생한다. 이 때, 인덕터 10의 피치가 좁을 수록 인덕터 내부의 자계가 외부로 누설되는 경우가 적어져 효율적으로 자계를 방생할 수 있다.

여기서, 소거를 나타내는 스핀 방향을 도 41 중 우측 방향으로 하면, 인덕터 내부에 발생한 우측 방향의 자계에 의해 모든 MRAM 셈 MC의 소프트 강자성채충(22)의 스핀이 동시에 우측을 향하고, 데이터가 일괄 소거된다.

도 42는 알말 기업 상태의 일례를 나타내고 있다. 일괄 기업 신호가 인뎍터 구동 회로에 입력되면, 인뎍터 10에 제1 방향과는 반대의 제2 방향으로 전류가 흐르고, 화살표로 나타낸 바와 같이 좌축 방향의 자계가 발생한다.

대기서, 기입을 나타내는 스핀 방향을 도 42 중 좌측 방향으로 하면, 인덕터 내부에 발생한 좌측 방향의 자계에 의해 모든 MPAM 셀 MC의 소프트 강자성체총(22)의 스핀이 동시에 좌욕을 향하고, 데이터가 임괄하며 기업된다.

<D-2. 작용 효과>.

복수의 槪째 셀의 기억 데이터를 일괄 소가 혹은 동말한 데이터를 일괄하여 기압하는 경우, 워드선과 비 트선에서 차례대로 어드레스를 선택하여 기억 데이터를 소가 혹은 기압하는 방법에서는 시간이 걸리고, 또한, 소비 전력도 크다.


한편, 본 실시에에 의한 MRAM에서는 복수의 MRAM 셀의 데이터를 일괄 소가 혹은 입괄 기입할 수 있기 때 문에, 단시간에 처리할 수 있으며, 또한, 인덕터 10에 의해 효율적으로 자계를 발생시키기 때문에, 소비 전력도 적다.

<0-3. 변혈해>

목수의 MAM 셀의 기억 데이터를 일괄 소가 혹은 일괄 기압하기 위해서는 인덕터 이외의 구성을 채용할 수도 있다.

도 43은 본 실시에 4의 변형에로서 배AM (900)의 평면 구성을 나타낸다. 또, 도 43에서는, 설명의 편의상, 4행4열의 MPAM 셀 어레이 MCA2를 나타내고 있지만, 행과 열의 사이즈는 이것에 한정되는 것은 아





UC.

도 43에 도시한 HP와 같이, #RAM 셑 머레이 MCA2의 상하에 데이터의 일괄 처리를 위한 플래시 버트선 FBL 및 플래시 워드선 FBL을 배치하고 있다.

클러시 비트선 FBL 및 클래시 워드션 FBL은 각각 복수의 비트선 BL1 및 워드션 BL1이 배열된 영역 전역에 대응하여 설치되고, 도 43에서는 머느 쪽도 평면에서 본 형상이 구형으로 되어 있다.

도 43에서는 워드선 때1의 상부에서 비트선 B.1이 교차하는 구성으로 되어 있고, 워드선 때1 및 비트션 B.1의 교차부의 양선 사이에 MRAM 쓸 MC가 배치되어 있다.

그리고, 플러시 워드선 FML은 워드선 ML1의 하부에, 플래시 비트선 FBL은 비트선 ML1의 상부에 배치되어 있다. 또,도 43에서는 최상부의 플래시 비트선 FBL을 편의적으로,부분적으로 삭제하여 LIEH내고 있다.

도 43에서의 A-A선 및 B-B선에서의 단면 구성을 도 44 및 도 45에 각각 나타낸다.

도 45에 도시한 바와 같이 #RAM প #C는 pn 접합 다이오드 PN의 상부에 자기 터널 접합(#TJ)이 배치된 구성을 갖고 있다.

이와 같이, MPA에 셀 어래이 MCA2의 상하에 몰래시 비트선 FBL 및 클래시 비트선 FML을 배치하고, 일괄 소 거 혹은 일괄 기입에서는 클래시 비트선 FBL 및 플래시 워드선 FML에 소정 방향의 전류를 흘림으로써, 모 든 MRM 셀 MC의 소프트 강자성체총의 스핀을 동시에 동입한 방향을 향하게 합으로써 일괄 소개 혹은 일 괄 기입을 실현할 수 있다.

또, 클래시 비트선 FRL 및 클러시 워드선 FRL에서 일괄 소가 혹은 알괄 기업을 위해 출리는 전류의 방향은, 終4세 설 MC에, 개개에 데이터의 소가 혹은 기업을 행할 때 비트선 BL 및 워드션 씨에 출리는 전류의 방향과 동일하게 하면 좋다.

또, 플래시 베트선 FBL 및 플래시 워드선 FML은 양쪽 모두 구비해도 좋고, 한쪽만을 구비해도 좋다. 즉, 발생하는 자계는 전류의 크기에 비례하기 때문에, 전류를 많이 쏠리면, 한쪽만이라도 스핀의 반전은 가능 하다.

또, 플래시 비트선 FRL 및 플래시 워드선 FRL의 양방을 이용하여, 양선에 의해 동알한 크기의 자계를 발생시키는 쪽이 스핀을 반전시키는 데 필요한 전류의 총합을 작게 할 수 있다.

또한, 일괄 소거 동작 및 일괄 기업 동작율 하지 않은 상태, 즉 준래시 비트선 FDL 및 즐래시 워드선 FDL 의 대기 시는 즐래시 비트선 FBL 및 플래시 워드선 FDL을 점지함으로써, 외부의 자계나 전계에 기인하는 노이즈를 차폐하여 ISRAM 셀 어랜이 MCA2를 보호하는 효과를 발휘한다.

또, 이상 설명한 MRAM(900)에서는 MRAM 셈 어레이 MCAC를 하나 갖는 구성을 나타냈지만, MRAM 셈 어레이 를 복수 갖는 구성에서도 적용 가능하다. 상기 구성을 MRAM(900A)로서 도 46에 도시한다.

도 46에 도시한 바와 같이, kRAM(900A)에서는 복수의 MRAM 셀 어레이 KCAZ가 때트릭스청으로 배치되어 있고, kRAM 셀 어레이 kCAZ의 배열에 대용하도록, kRAM 셀 어레이 kCAZ의 배열의 심하에 데이터의 일괄 처리를 위한 글로벌 플래시 비트선 GBL 및 글로벌 플래시 워드선 GNL을 때트릭스형으로 배치하고 있다.

금로벌 플러시 비트선 66L 및 글로벌 플래시 워드선 6帆은 도 43에 도시한 플래시 비트선 FBL 및 플래시 워드선 FM고 동일한 기능을 갖고, 섬명은 생략하지만, 복수의 kRAN 셑 어레이 KCA2에 공통으로 사용되기 때문에 명칭을 변경하고 있다.

또, 이상 설명한 플래시 비트선 FBL 및 플래시 워드션 FML, 글로벌 플래시 비트션 GBL 및 글로벌 플래시 워드션 GML의 제어 회로는 도 27, 도 31, 도 33에서 설명한 행 판독/기압 제1 제어 회로 RRW1, 행 판독/기압 제2 제어 회로 RRW1, 행 판독/기압 제2 제어 회로 CRW2를 사용해도 좋다.

또한, 도 46에 도시한 MRAM(900A)과 같이, 복수의 MRAM 셀 어래이 MCA2를 갖는 구성에서는 일괄 소기 혹은 일괄 기업의 대상이 되는 MRAM 셀 어래이 MCA2와 동말한 열 및 동말한 행에서의 비선택의 MRAM 셀 어레이 MCA2와 동말한 열 및 동말한 행에서의 비선택의 MRAM 셀 어레이 MCA2와 지원을 목적으로, 도 34~도 38을 이용하여 설명한 분확된 워드선, 분발된 네트선, 계속화된 비트선의 기술적 사상을 글로벌플래시 비트선 GRL 및 글로벌 플래시 워드션 GML에 적용해도 좋다.

<E. 실시예 5>

<본 실시예의 특징>

본 발명의 실시에 5에 따른 納쇄은 인덕터와 캐패시터의 LC 공진을 미용하며 전류를 리시이불하고, 적여도 1회 미상의 기억 데이터의 재기록에 미용하는 것을 목장으로 한다.


<E-1. 장치 구성>

도 47은 본 발명의 실시에 5에 따른 MRAM(1000)의 평면 구성을 나타내는 도면이다. 도 47에서 MRAM 셀 더레이 MCA3의 복수의 비트선 RLI의 제1 단부에 멀티클렉서 MUXIOI 접속되고, 제2 단부에 멀티플렉서 MUX2가 접속되어 있다. 또한, 복수의 워드선 RLI의 제1 단부에는 드레인 전압 VB가 제공되고, 복수의 워 드션 RLI 각각의 제2 단부에는 MMOS 트랜지스터 ONIOI 접속되어 있다.

또한, 멀티플랙서 MUXI에는 복수의 비트션 BLI의 개수에 대응하여 설치된 복수의 NMOS 트랜지스터 여미이 접속되고, 각 MMOS 트랜지스터 여미의 소스 전국에는 캐패시터 CPI이 접속되어 있다.

또한, 멀티클렉서 MUX2는 2개의 비트선 BLI에 대하며 하나의 인덕터 IDI이 접속되도록 구성되어 있고, 결과적으로 멀티클랙서 MUX2에는 복수의 비트선 BLI의 총수의 절반에 상당하는 개수의 인덕터 IDI이 접속되





머 있다.

또, 비트선 GL1 및 워드선 때1에는 도 26을 미용하며 설명한 열 디코더나 행 디코더, 및 제어 회로가 집 속되어 있지만, 이율은 본 심시예와의 관련이 적고, 또한 설명의 간략화품 위해 도시 및 설명은 생략한다.

<E-2. 잠치 동작>

다음으로, MRAH (1000)의 통작에 대하며 설명한다. 또, 이하에서는 편의적으로 비트선 BL1에 BL1a 및 RL1b의 부호를 뿜어 구별하는 경우도 있다.

우선, 선택 어드레스를 포함하는 워드션 때1이 선택되고, 상기 선택 워드션 때1에 직류 전류 l∞ 가 흐른다.

다음으로, 선택 어드레스를 포함하는 비트선 B.101 멀티클렉서 MDXI에 의해 선택되고, 상기 선택 비트선 B.1a를 경유하여 기입 전류 1.01 멀티플렉서 MDX2에 유입된다. 이 경우, 멀티클렉서 MDX2에 의해, 선택 비트선 B.1a에 접속되는 인덕터 IDIOI 선택되고, 기입 전류 1.의 에너지가 인덕터 IDI 중에 자기장으로서 보존된다.

상기 인덕터 101에 접속되는 다른 한쪽의 비트선 BLI을 멀티플렉서 MUX2에 의해 선택해 두면, 인덕터 IDI 을 흐른 기업 전류 INDI 상기 선택 비트선 BLIb에 흐르고, 전류 I.로서 재미용할 수 있다.

이 전류 나는 멀티플렉서 MDN을 경유하여 비어 있는 캐패시터 CPI에 전하로서 저장되며, 다시 멀티플렉서 MDN 및 MDX2를 적절하게 접속함으로써 원리적으로 몇 번이라도 기입을 함 수 있다.

또, 복수의 MMOS 트런지스터 OMI은 캐패시터 CPI로의 전하의 총적 및, 캐패시터 CPI로부터의 전하의 밤을 타이밍에 맞춰 온·오프 제어되고, 또한, 복수의 MMOS 트런지스터 OMI은 워드션 WLI에 직류 전류 loa를 출 리는 타이밍에 맞춰 온·오프 제어된다.

<E-3. 작용 효과>

이상 설명한 바와 같이, 비트선 BL1에서의 기입 전류를 인덕터 (D1 및 캐패시터 CP1의 LC 공진을 이용하여 리사이클함으로써, 기입 시의 소비 전력을 제감할 수 있다.

<E-4. 변형예>

본 실시예의 변형예로서, 도 48에 MRAM(1100)의 평면 구성을 나타낸다. MRAM(1100)에서는 도 47에 도시 한 MGR(1000)의 구성 21에, MRAM 셒 어레이 MCA3의 복수의 워드션 때1의 제1 단부에 멀티플렉서 MUX3이 접속되고, 제2 단부에 멀티플렉서 MUX4가 접속되어 있다.

또한, 멀티큘렉서 MUX3에는 복수의 워드선 때1의 개수에 대용하여 설치된 복수의 NMOS 트런지스터 QN1이 접속되고, 각 MMOS 트랜지스터 QN1의 소스 전국에는 캐패시터 CP2가 접속되어 있다.

또한, 멀티콜렉서 MUX4는 2개의 워드선 때1에 대하여 하나의 인덕터 ID2가 접속되도록 구성되어 있고, 결과적으로 멀티플렉서 MUX4에는 복수의 비트선 때1의 홍수의 절반에 상당하는 개수의 인덕터 ID2가 접속되어 있다.

이러한 구성의 IMAM(1100)에서는 비트선 BL1에서의 기업 전류 뿐만 마니라, 워드선 BL1에서의 기업 전류 을 인덕터 102 및 캐패시터 CP2의 LC 공진을 이용하여 리사이클할 수 있고, 기업 전류의 소비에 기인하는 소비 전력을 또한 처감할 수 있다.

또, 인덕터 ID2 및 캐패시터 CP2의 LC 공진에 의한 기업 전류의 리사이클 동작은 인덕터 ID 및 캐패시터 CP1의 LC 공진에 의한 기업 전류의 리사이클 동작과 마찬가지미기 때문에 설명은 생략한다.

또한, 인덕터 101 및 캐패시터 CP1, 인덕터 102 및 캐패시터 CP2에서 소비되는 전류에 대해서는 멀티쿱텍서 MUX1~NUX4에 설치된 일반적인 전류 검출형 보상 회로에 의해 보상된다.

또, 인덕터 IDI 및 ID2로서는, 예술 등면, 배선을 스파이럴 형으로 감겨져 형성된 스파이털 인덕터를 이 용한편 역사

도 47 및 도 48에 도시한 구성은 밀례이고, LC 공진을 이용하여 기압 전류의 리사미를을 도모할 수 있는 것이면 상기 구성에 한정되는 것은 마니다.

<F. 실시예 6>

<본 실시예의 목장>

본 발명의 실시예 5에 (다른 자성체 기판은 사전에 주면 상에 자기 터널 첩합(MTJ)이 되는 다총막이 형성 되어 있는 것을 특징으로 한다.


<F-1. 기판 구성>

도 49는 본 발명의 심시며 5에 따른 자성체 기판의 단면 구성을 나타낸다. 도 49에서, 심리콘 기판 S8의 주면 전면에 심리콘 산화라 혹본 심리콘 질화막 등의 절면막 (L10) 배치되고, 그 위에, 후에 워드선 혹은 비트선이 되는 도체층 能10) 배치되어 있다.

도체총 Mil의 상부에는 비교적 고농도의 n형 불순물을 갖는 n형 실리콘총 SF1 및 비교적 고농도의 p형 불 순물을 갖는 p형 실리콘총 SF2가 적용되어 있다. 이 2층은 후에 pn 접합 다이오드가 된다.

그리고, p형 실리콘총 SF22 상부에는 후에 텅스텐 스터드가 되는 텅스텐층 STD가 형성되고, 텅스텐층





STD 상에는 후에 MTJ가 되는 다층막이 배치되어 있다.

즉, 아래로부터 순서대로 백급(Pt)으로 구성되는 템클릿총 TPL, Nieree의 퍼멀로이로 구성되는 초기 강자 성체총 IFL(막 두께 4mm), Millfele으로 구성되는 반 자성체총 AFL(막 두꼐 10mm), Cofe 혹은 Nierfele의 퍼 얼로이로 구성되는 강자성체총 FPL(막 두께 8mm), AIJQ으로 구성되는 터널 배리어총 TBL, 막 두께 2mm의 Cofe와 막 두께 20mm의 Nieree의 다총막으로 구성되는 소프트 강자성체총 FML, Pt로 구성되는 컨택트총 CL을 구비하고 있다.

또한, 컨택트층 CL의 상부에는 후에 워드선 혹은 비트선이 되는 도채층 ML2가 배치되고, 최상부에는 금속 층의 산화 방지막으로서 절면막 IL2가 배치되어 있다.

이러한 자성체 기판을 판매하면, 사용자는 포토레지스트 마스크를 이용하여, 예쁠 플면 아르곤 이온 밀링 으로 패터닝함으로써, 예쁠 틀면 도 39에 도시한 비와 같은 써서 셈 머레이 NCAI을 형성할 수 있다.

4F-2. 작용 효과>

이와 같이, 주면 상에 사전에 pn 접합 다이오드 및 MU가 되는 다음막이 형성된 자성체 기판을 기판 메이 커가 판매하고, 사용자는 상기 자성체 기판을 미용합으로써, 단순한 실리콘 기판을 준비하고, 그 주면 상 에 다용막을 형성하는 경우에 비해 제조 공정을 생략할 수 있어 제조 비용을 삭감할 수 있다.

∠F-3 변화에?

도 50은 SOI(Silicon On Insulator) 기판의 주면 상에 사전에 pn 접합 다미오드 및 MTJ가 되는 다름막이 형성된 자성체 기관을 나타낸다.

도 50에서는 실리콘 기판 SB 상에 매립 산화막 BX가 배치되고, 매립 산화막 BX 상에 SDI총 SI가 배치되어 있다. 그리고, SDI총 SI 상에는 도 49에 도시한 것과 동일한 다총막이 배치되어 있다.

도 31 및 도 33을 이용하여 설명한 HJ와 같이, MPAM에는 MOSFET이 필요하다. 그리고, SOI총 상에 MOSFET 을 형성하면 기생 용량을 저강할 수 있기 때문에, MOSFET의 등작 속도를 빠르게 하며, 결과적으로는 MPAM 의 동작 속도도 빠르게 할 수 있다.

또, 이상 설명한 실시에 6에서는 자기 터널 접합이 되는 다음막이 벌크 실리콘 기판이나 SOI 기판 상에 피착된 구성을 나타내고, 그것을 자성체 기판으로 호칭하였지만, 자기 터널 접합이 되는 다음막(박막 자 성체의 다음막)은 우리 기판이나 수지 기판 상에 피착해도 좋고, 토대가 되는 기판의 증류는 반도체 기판 에 한정되지 않는다.

[[다라서, 본 발명에서는 어떠한 기판을 토대로서 박막 자성체의 다총막을 피착한 구성을 박막 자성체 기판 으로 호칭하고 있다.

<6. 실시예 7>

<본 실시예의 특징>

본 발명의 십시에 7에 따른 IRM은 기관의 주면 상에 형성된 각중 기능 블록 상에 형성되어 있는 것을 특 장으로 한다.

<6-1. 장치 구성>

우선, 본 실시예와의 차이를 설명하기 위해, 도 51에 종래의 일반적인 반도체 기억 장치의 구성을 볼록도로 다타낸다.

도 51에서, 메모리 셀 어래야(31)의 주변 회로로서 열 어드레스 버퍼(31), 열 디코더(32), 열 판독/기업 제어 회로(33), 행 어드레스 버퍼(34), 행 다코더(35) 및 행 판독/기업 제어 회로(36)가 메모리 셀 머레 이(31) 주위에 배치되어 있다.

또한, 그 밖의 기능 블록으로서 장치 외부와의 신호의 승수신을 향하는 입출력 버퍼(1/0 버퍼), 및 상기 신호가 규격처보다 크게니(overshoot), 작게니(undershoot)한 경우에 규격처로 복귀하는 ESD(Electric Static Discharge) 회로(44), 변조되어 있는 신호를 복조하거나, 신호를 변조하는 기능을 갖는 변조/목조 회로(Modulator/Demodulator: 43), 디지털 신호를 처리하는 기능을 갖는 DSP(Digital Signal Processing: 42), 메모리 셀 어레이(31)와 주변 회로 사이의 데이터 수수의 증개(일시적으로 데이터를 보유하거나, 주 변 회로와 메모리 셀 어레이(31) 사이의 데이터 송수신의 동기를 취하는 등)를 향하는 제1 개쉬(51) 및 제2 개쉬(52), 메모리 셀 어레이(31)의 데이터 입골력을 제어하는 입출력 컨트롤러[1/0 컨트롤러(53)], 데이터의 연산 처리를 향하는 CPU(Micro processor: 41)를 구비하고 있다.

증래의 반도채 기억 장치, 예을 물면 DRAM, SRAM 및 EEPROM 등에서는 메모리 쌀 어레이에 MOSF타을 포함 하기 위해, 반도체 기판의 주면 상에 형성할 필요가 있고, 결과적으로, 메모리 셀 머레이가 각 기능 불특 과 동일한 반도체 기판의 주면 표면 상에 형성되어 있었다.


여기서, 도 52는 본 발명의 실시에 7에 따른 MRAM(1200)의 구성을 불록도로 나타낸다.

도 52에서 MRAM 셀 어레이 MCA는 MRAM 셀 어레이 MCA의 주변 회로, 즉, 염 어드랜스 버퍼 CAB, 열 디코더CD, 열 판독/기입 제어 회로 CRW, 행 어드레스 버퍼 RAB, 행 다코더RD 및 행 판독/기입 제어 회로 RRW의 배치 영역의 상부에 오버랩되어 배치되어 있다.

또, 주변 회로의 구성은, 예를 들면 도 26을 이용하여 설명한 구성과 마찬가지미고, 또한 그 밖의 기능 들록에 대해서는 중래의 반도체 기억 장치와 마찬가지미기 때문에 설명은 생략한다.

<6-2. 작용 효과>





(PAN 셈 어레이 MCA는, 도 28, 도 31 및 도 33을 이용하여 설명한 비와 같이, 그 내부에 MOSFET을 포함하 지 않고, 반도체 소자로서는 ph 점합 다이오드만을 포함하기 때문에, 형성 영역이 기판의 주면 표면에 한 정되는 것은 아니다.

[[마라서, MRAM 셀 머레이 KCA 미와의 구성, 즉 MRAM 셀 머레이 MCA의 주변 회로를 포함시켜 각종 기능 분 록은 기판의 주면 표면 상에 형성하고, MRAM 샕 머레이 MCA는 그 상속에 형성함으로써 장치 면적을 삭감 함 수 있다.

-3. 변형예>

도 53은 본 실시에의 변형예로서 NRAH(1300)의 구성을 블록도로 나타낸다.

도 53에 도시한 바와 같이 kRAM(1300)에서는 MRAM 설 머레이 MCA가 주변 회로 및 각증 기능 블록미 형성 된 영역의 상부 전체에 오버랩되어 배치되어 있다.

이와 같이, MRAM 셀 머레미 MCA와, 주변 회로 및 각종 기능 블록을 별개의 흥에 형성함으로써, MRAM 셀 머레이 MCA의 배치 위치나 크기의 선택 자유도가 증가되게 되고, 장치 면적을 삭감할 수 있음과 함께, 장 치 레이아웃의 선택성도 높일 수 있다.

4H. 실시예 6>

〈본 실시예의 특징〉

본 발명의 실시에 8에 따른 4PAM은 MPAM 셀 머레이와, MPAM 셀 머레이의 주변 회로 및 각증 기능 블록을 별개의 반도체 칩으로 하고, 양 칩을 모듈로서 하나의 패키지에 수납한 MCP(Wort) Chip Package)의 형태 를 채용하는 것을 특짐으로 한다.

로서로 >

MRAM 셀 머레이의 주변 회로 및 각종 기능 블록의 제조 시의 최대 형성 온도는 1000~1200℃ 정도이고, 한편, MRAM 셀 머레이의 제조 시의 최대 형성 온도는 퀴리 온도로 결정되며 400~700℃ 정도이다.

양자를 동일한 반도체 기판 상에 형성하는 경우, 형성 온도의 차이에 의한 문제점을 방지하기 위해, 최대 형성 온도가 400~700°C 정도인 배선 공정에서 MRM 셀 어레이를 형성하고 있다.

그 때문에, 解淋의 제조 공정에서는 공정이 연속하여 일머나서 제조 비용이 드는 문제가 있었다.

한편, 요즈용에는 하나의 패키지에 복수의 반도체 접을 수납한 MCP 구조가 사용되고 있다. 이러한 현상 을 감안하며, 발명자 등은 빠져서 셀 어레이와, MRM 셀 어레이의 주변 회로 및 각종 기능 탈록을 낼개의 반도체 참으로 하고, 양 첩을 모듈로서 하나의 패키지에 수납한 구성의 MRM에면 상기 문제는 해결의 결 론에 도달하였지만, 현실적으로 MCP 구조의 MRM에을 얻기 위해서는 중래의 패키지 구조로서는 MRM에 대응 할 수 없다고 하는 인식에 이르렀다.

이하, MCP 구조의 MRAM을 실현하기 위한 과제를 설명한 후에, 실시여 8에 따른 MRAM(2000)의 구성에 대하 여 설명한다.

어-1. 종래의 MCP 구조에 대하며>

반도체 장치를 포함하는 반도체 칩의 실장 방법으로서, 중래, OFP(Quad Flat Package)가 이용되고 있었지 만, 실장 면적이: 크다고 하는 문제점이 있었다. 그래서, 칩 면적과 거의 동일한 크기의 실장 면적인 COP(Chip Size Pack age)가 최근 사용되기 시작하고 있다. 이 실장 방법은 OFP에 비해 훨씬 작은 실장 면적이기 때문에, 휴대 전화용 LSILL PC(Personal Computer)용 DRAM 등에 이용되고 있다.

도 54는 증래의 CSP의 구성의 일례를 단면도로 나타낸다. 도 54에서, 반도체 칩(122)은 박스형의 패키지(129)의 내부에 수납되고, 반도체 칩(122)의 아래 주면은 패시베이션막(123)에 의해 피복되어 외부 환경으로부터 보호되어 있다.

패시베이선악(123)은 집화설리콘막이나 산집화실리콘막 등의 절연막으로 구성되고, 패시베이선막(123)에 는 복수의 개구부가 설치되며, 반도체 칩(122)의 입출력 단자가 되는 칩 전국(132)이 패시베이션막(123) 출 판통하는 구성으로 되어 있다.


패키지(129)는 바닥이 있고 덮개가 없는 박스형을 이루고, 그 개구부로부터 반도체 칩(122)이 삽입된다. 여기서, 패키지(129)의 개구부는 최충적으로는 저면 기판(134)에 약해 피복된다. 상기 저면 기판(134)의 본채는 즐리이미드 수지 등의 절연재로 구성되며, 그 외축에 면한 주면에는 복수의 차폐용 땜납 범포 (125) 및 신호 전송용 뱀납 범포(127)가 배치되어 있다.

저면 기판(134)은 차폐용 땜납 범프(125) 및 신호 전송용 땜납 범프(127)를 내부의 구성에 전기적으로 접 숙하는 복수의 내부 배선(130, 131)을 갖고 있다.

내부 배선(130, 131)은 모두 저면 기판(134)의 내측을 향한 주면 상에 배치된 캐리머 필름(124)에 접속되 어 있다. 후에 설명하는 바와 같이, 캐리머 필름(124)은 절면 필름 상에 배치된 전기 배선(패드를 포함 함)과 접착충(133)을 갖고 있다. 신호 전송용 땜납 범프(127)로부터의 전기 신호는 내부 배선(130) 및 캐리머 필름(124)의 패드에 접속되어 있는 칩 전극(132)을 통해 반도체 칩(122)에 전달된다. 또한, 접착 충(133)은 케리머 필룜(124)과 반도체 첩(122)을 접착한다. 또, 도 54에는 도시하고 있지 않지만, 캐리 더 필름(124)은 저면 기판(134)과도 다른 접착충에 의해 접착되어 있다.

또한, 저면 기판(134)의 내부에는 도체로 구성되는 차퍼 전극(126)이 메립되어 있다. 차례 전극(126)의 평면에서 본 형상은 작사각 링형을 이루고, 내부 배선(130)이 차례 전극(126)에 접촉하지 않고서 통과함 수 있는 개구부를 갖는 구조로 되어 있다. 도 54는 차폐 전극(126)의 개구부를 접단하는 위치에서의 단 면도이고, 상기 개구부는 파선으로 나타내고 있다.





차폐 전극(126)은 차폐용 땜납 범포(125) 및 내부 배선(131)을 통해 천원 전위 혹은 접지 전위로 고정되고, 내부 배선(130)이 외부의 전기 노미즈를 **잡는 것을 방지**할 수 있다.

또할, 반도체 칩(122)을 둘러싸도록 캐리머 필름(124) 위 주면 상에 차례 전국(126b)이 배치되어 있다. 차폐 전국(126b)은 평면에서 본 형상이 직사각 링형의 평판이고, 캐리머 필름(124) 상의 전기 배선을 통 해 내부 배선(131)에 전기적으로 접속되며 전원 전위 혹은 접지 전위로 고정된다.

차폐 전극(126b)을 띠복하도록 용력 암화막(135)이 배치되어 있다. 용력 완화막(135)은 반도체 칩(122) 과 자연 기판(134) 사이의 용력을 완화하는 기능을 한다.

용력 완화막(135)의 단면 형상은 본래는 구형이지만, 반도체 칩(122)의 엣지부와 캐리어 필름(124) 사이에 끼워져 변형됨과 함께 부분적으로 두께가 알아진다. 즉, 반도체 칩(122)의 엣지부와 캐리어 필름(124) 사이에 끼워진 부분에 응력이 집중되지만, 두께가 얇아짐으로써 응력이 완화된다.

용력 완화막(135)에는, 예를 불면 열가소성 탄성 중합체가 이용된다. 열가소성 탄성 중합체는 상온에서 는 고무 탄성을 나타내지만, 고온에서는 가소화되어 각종 성형 가공을 할 수 있는 고분자 재료이다.

또한, 반도체 첩(122)과 응벽 완화막(135)과의 접착재로는 메폭시 수지 등이 사용된다. 열가소성 탄성 중합체의 체적 평창률은 약 2.7×10⁶인 데 반하며, 실리콘의 체적 평창률은 약 3.1×10⁶이고, 체적 평창 율의 차가 작기 때문에, 열 용력을 완화할 수 있다.

반도체 패키지에서, 단자 수의 증대와 패키지의 소형화를 양립시키기 위해서는 내부 배선이 길어지고, 또한, 가늘어지며, 노이즈를 잡기 쉬워지는 문제점이 있기 때문에, 차폐 전극(126)과 차폐용 땜납 범포(125)가 배치되어 있다. 또한, 반도체 칩(122)과 저면 기판(134) 사이의 열 용력이 커지고, 전기적 접속의 신뢰성이 저하되는 것을 방지하기 위해 용력 완화막(135)이 배치되어 있다.

차폐 전극(126)의 기능은 상술한 바와 같고, 차폐 전극(126)은 내부 배선(131)을 통해 차폐용 뗌납 범포 (125)에 접속되어 있다. 그리고, 차폐용 떔납 범포(125)는 신호 전송용 떔납 범포(127)의 주위를 둘러싸도록 배치되며, 신호 전송용 땜납 범포(127)를 통해 내부 배선(130)이 외부의 전기적 노이즈를 잡는 것을 방지하는 기능을 갖고 있다. 또, 도시는 생략하지만, 차폐용 땜납 범포(125) 및 신호 전송용 땜납 범포 (127)는 배선이 프린트된 마ば 보드에 접속된다.

또한, 증래 MCP 구조는 OFP에서만 실현되었다. 도 55는 OFP를 이용한 MCP 구조의 단면 구성을 나타낸다. 도 55에서는 하나의 패키지(107) 내에 3개의 반도체 칩(102a, 102b, 102c)이 중첩되어 배치되고, 수지 (106)로 멸봉되어 있다.

일레로서, 반도체 칩(102a, 102c)이 SRAM, 반도체 칩(102b)이 플래시 EEPROMOI다.

각 반도체 첩 사이는 내부 배선(109)에 약해 접속되고, 외부와의 전기적 접속은 본당 와이어(112)를 통해 외부 리드선(113)에 의해 이루어진다.

이러한 구성으로 함으로써, 하나의 패키지에 하나의 반도체 침밖에 갖지 못하는 것보다 동일 점유 면적에 대하여 보다 많은 메모리 용량을 얻을 수 있다. 그렇기 때문에, 휴대 정보 단말에 대하여 수요가 많다.

그러나, OPP는 첨 면적에 비해 실장 면적이 커지고, 또한, 외부 라드션이 노이조를 잡기 심다고 하는 문 제점이 있었다.

이와 같이 CSP로 해도 OFP로 해도 일장일단이 있고, 또한, WRM에서는 외부 자계의 영향으로 소프트 감자 성체용의 스핀이 반전되는 것을 방지할 필요가 생기기 때문에, 증래의 패키지 구성을 그대로 채용할 수는 없다.

대-2. 장치 구성>

이하, 도 56~도 65를 미용하여 실시에 8에 따른 MPAH(2000)의 구성에 대하며 설명한다.

도 56은 kRAN(2000)의 단면 구성을, 또한 도 57은 kRAN(2000)을 하부측에서 본 평면 구성을 **LIEHU다.** 또, 도 56은 도 57에서의 A-A선에서의 단면을 나타내고 있다.

도 56에 도시한 바와 같이, #RAM 셀 어레이의 주변 최로 및 각종 기능 협목을 포함하는 반도체 칩(122)은 떠덜로이(Ni_s,Fe_x) 동의 고투자율의 도체로 구성되는 박스형의 차폐체 SHB에 수납되어 있다.

차폐체 SHB의 재료로서, 예렴 불면 MRAM 메모리 앱에 이용되는 소프트 강자성체와 통통하거나, 그보다 큰 투자율을 갖는 강자성체로서 떠달로이 외에 스퍼멀로이(supermalloy)(HoxNi-Few)를 이용해도 좋다. 보자 력이 큰 강자성체는 영구 자석으로서 기능하고, 주변의 전기 기기에 영향을 좀 가능성도 있기 때문에, 보 자력이 작은 강자성채가 바람직하다. 떠달로이나 스퍼멀로이, MayZay 등의 페라이트는 이 조건을 충족시 키는 재료이다.


차폐체 SHB의 내벽면에는 열가소성 탄성 중합체로 구성되는 용력 완화막(235)이 배치되어 있다. 용력 완화막(235)은 반도체 첩(122)과 차폐체 SHB와의 응력을 완화하는 기능을 한다.

차폐체 SHB는 그 본체부가 되는 통형의 외부 프레임부(237)와, 외부 프레임부(237)의 한쪽 단율 피복하는 상부판(238)과, 외부 프레임부(237)의 다른쪽 단물 피복하는 하부판(236)을 구비하여 구성되며, 응력 완 화막(235)은 상부판(238) 및 외부 프레임부(237)의 내면에 배치되어 있다.

또한, 히부판(236)에는 개구부가 설치되고, 상기 개구부를 반도채 칩(122)에 접속된 내부 배선(130)이 관통하는 구성으로 되어 있다.

패키지(129)는 바닥이 있고 덮개가 없는 박스형을 미루고, 그 개구부로부터 반도체 칩(122)을 갖는 차폐체 SHB가 삽입된다.





패키지(129)는 차폐체 SHB를 수납하며 공간적인 여유를 갖는 크기이고, 차폐채 SHB와 패키지(129)의 내벽 사이에는 에폭시 수지 등의 수지로 구성되는 수지재(128)가 배치되어 있다.

패키지(129)의 개구부는 최종적으로는 저면 기판(134)에 의해 피복된다. 상기 저면 기판(134)의 본체는 즐리미대드 수지 등의 절면재로 구성되며, 그 외혹에 면한 주면에는 복수의 차폐용 뱀납 범포(125) 및 신 호 진송용 뱀납 범포(127)가 배치되어 있다. 또, 저면 기판(134)은 캐리어 필름(124)미나 하부판(236) 등에 도포된 접착제에 의해 고정된다.

지면 기판(134)은 차폐용 땜납 범프(125) 및 신호 전송용 땜납 범프(127)쯤 내부의 구성에 전기적으로 접 속하는 복수의 내부 배선(130, 131)을 갖고 있다.

내부 배선(13), 131)은 모두 저면 기판(134)의 내측을 할한 주면 상储 배치된 캐리어 필룡(124)에 접숙되도록 배치되고, 내부 배선(131)은 캐리어 필룡(124) 상에 배치되어 있는 패드 및 전기 배선을 통해 차폐체 346의 하부판(236)에 전기적으로 접속되어 있다.

또한, 내부 배선(131)은 저면 기판(134)의 내부에 매립된 도체로 구성되는 차폐 전략(126)에 전기적으로 접속되어 있다. 또, 차폐 전략(126)의 일부는 반드시 내부 배선(130, 131)과 통임 단면 내에 존재하는 것은 아니기 때문에, 도 56에서는 파선으로 나타내고 있다.

또, 차폐 전국(126)은 전원 전위 혹은 접지 전위로 고정되고, 내부 배션(130)이 외부의 전기 노이즈물 잡는 것을 방지하는 기능을 한다.

반도채 칩(122)의 입출력 단자가 되는 칩 전국(132)은 캐리머 필흡(124) 상에 설치되어 있는 패드(필름 전국)에 직접적으로 접속되고, 상기 캐리머 필흡(124) 상에 패터닝되어 있는 필흡 전국 및 전기 배선을 통해 내부 배선(130)에 전기적으로 접속되며 있다. 또, 내부 배선(130)은 신호 진송용 땜납 범프(127)에 접속되어 있다.

신호 전승용 땜납 범포(127)는 외부와 내부의 반도체 칩과의 전기 신호의 수수를 행하기 위한 단자미고, 차패용 뱀납 범포(125)는 차페체 SHB의 전위를 접지 전위로 고정하는 단자미다.

또한, 도 57에 도시한 비와 같이 차폐용 땜납 범프(125)는 신호 전송용 땜납 범포(127)를 둘러싸도록 배 치되어 있다.

또, 신호 전송용 땜납 범프(127) 및 차폐용 땜납 범프(125)는 저면 기판(134)에 가해지는 용력을 부착 기 판(마더 보드)으로 분산하는 기능을 갖고 있고, 차폐용 땜납 범프(125)를 설치함으로써, 땜납 범프 1개당 가해지는 응력을 저감할 수 있다.

41-3. 실장 방법>

다음으로, 도 58~도 62를 이용하며 MRAM(2000)의 실장 방법의 개략에 대하며 설명한다. 또, 도 58~도 없는 MRAM(2000)의 실장 방법을 모식적으로 LIEI낸 것으로, 도 56에 도시한 구성을 정확하게 LIEI낸 것은 아니다.

도 58에서 저면 기판(134)의 상부에 캐러어 필름(124)이 접착되고, 캐리어 필름(124) 상에 음력 완화막 (223)이 접착되어 있다.

용력 완화막(223)은 직사각 링형을 이루고, 캐리머 필름(124)에 설치된 필름 전국(219)의 배치 영역을 둘러까도록 배치되어 있다. 또한, 응력 완화막(223)에는 직사각 링형의 홈(224)이 형성되어 있고, 홈(224) 내에는 차폐체 SH8의 하부판(236)(도 56)이 배치되어 있다. 또, 홈(224) 내에 하부판(236)이 배치된 구성은 도 64의 (a), 도 64의 (b)에 도시한다.

또한, 도시는 생략하지만, 후의 공정에서 홍(224)을 따라 차폐체 SHB의 외부 프레임부(237)(도 46)가 배치되어, 하부판(236)에 접속된다.

또, 융력 완화막(223)이 직사<mark>각 링형을 이루고 있기 때문에, 도 53에 도시한 X방향 및 V방향</mark>께서 마찬가 지로 응력을 완화할 수 있다.

절연체인 캐리어 필룡(124) 상에 배치된 필름 전극(219)은 내부 배선(130)을 통해 신호 전송용 땜납 범포 (127)에 접속된다.

또, 캐리머 필름(124) 상의 필름 전국(219) 및 내부 배선(130)홉 적절하게 패터닝함으로써, 각 범프와 각 칩 전극과의 접속을 임의로 성정함 수 있다.


캐리어 필룡(124)에는 필용 전국(219) 외에 접착총(133)이 선택적으로 배치되어 있다. 접착총(133)은 반도체 첩(122)을 캐리어 필름(124)과 접착하기 위한 것이다.

다음으로, 도 59에 도시한 공정에서, 반도체 칩(122)의 각 첩 전국이 캐리어 필름(124)의 각 필통 전국에 접촉하도록 반도체 칩(122)을 탑재하고, 접촉흥(133)에 의해 반도체 칩(122)을 고정한다.

도 60은 도 59에 도시한 상태의 저면 기판(134)을 역전시킨 상태를 나타내고 있고, 저면 기판(134)에는 반구형의 말납 범포 형성 구멍(211)이 배치되어 있다. 내부 뻐선(130, 131)(도 56 참조)은 땜납 범포 형성 구멍(211)의 내벽면에 도달해 있고, 후의 공정에서 땜납 범포 형성 구멍(211) 내를 땜납 범포가 매립하면, 땜납 범포와 내부 배선(130, 131)이 전기적으로 접속되게 된다. 또, 땜납 범포 대신 도진성 즐리더를 이용해도 좋다.

도 61은 땀납 범프 형성 구멍(211) 상에 신호 전송용 땀납 범프(127) 및 차폐용 땀날 범프(125)를 배치한 상태를 LIEH내고 있다.

그리고, 응력 완화막(235)(도 55)을 내부에 갖는 차회체 SMB에서 반도체 칩(122)을 따복한 후, 바닥이 있고 덮개가 없는 패키지(129)에 삽입하고, 간국에 수지 등의 밀봉제를 주입함으로써, 도 62에 도시한 바와



같이 이면에 신호 전승용 땜납 범포(127) 및 차폐용 땜납 범포(125)을 갖는 구성을 얻는다.

여기서, 도 63, 도 64의 (a) 및 도 64의 (b)클 미용하며, 차丽체 SHB를 구성하는 하부판(236)과, 용력 완화막(223)의 평면에서 본 형상을 설명한다. 또, 도 63은 도 56에서의 B-B선에서의 재략 단면 구성을 나타내고, 도 64의 (a) 및 도 64의 (b)는 도 63에서의 C-C선 및 D-D선에서의 단면 구성을 나타내고 있다.

도 63에 도시한 바와 같이, 하부판(236)은 중앙에 구형의 개구부 0P을 갖는 구형의 평판으로 구성되고, 저면 기판(134)축에는 차폐용 땜납 범포(125)에 전기적으로 점속하는 직사각 림형의 차폐 전극(126)(도 56)이 배치된다. 또,차폐 전극(126)의 외형 치수는 하부판(236)의 외형 치수와 대략 동일하다.

또, 음력 완화막(223)은 차폐체 SHB의 개구부 연지의 내혹 및 외축에 배치되고, 또한 음력 완화막(235) (도 56 참조)이 차폐체 SHB의 내측 전체에 배치되어 있기 때문에, 반도체 칩(231)과 반도체 칩(232)에 가해지는 외부로부터의 응력을 저감할 수 있다.

생-4. 작용 효과>

이상 설명한 실시에 8에 따른 바AM(2000)에 의하면, 바AM 셈 머레이를 포함하는 반도체 참(122)음 외부 자계로부터 차폐하는 차폐체 SHB로 둘러싸도록 하였기 때문에, 외부 자계에 의해 바AM 셀의 스핀이 반전 되어 자화 방향, 즉 데이터가 재기입되는 것을 방지할 수 있다.

또한, 용력 완화막(223)이 차폐체 SMB의 개구부 엣지의 내측 및 외축에 배치되고, 차폐체 SMB의 내측에는 용력 완화막(235)이 배치되어 있기 때문에, MRAH (2000)를 부착하는 부착 기판(마더 보드)의 굴곡, 온도 사이룹에 기인하는 외부로부터의 용력이 반도체 첩(122)에 가해지는 것을 저감할 수 있다.

<H-5, 변형예 1>

또, 이상 설명한 MRAH (2000)에서는 실장하는 반도체 칩은 하나로서 나타냈지만, 도 65에 도시한 MRAH(2100)과 같이, MRAH 셀 어레이의 주변 회로 및 각종 기능 탐록이 포함된 반도체 칩(122a)(회로 칩) 상에 MRAH 셀 어레이를 포함하는 반도체 칩(122b)(자기 기억 칩)을 장착하는 구성으로 해도 좋다.

반도체 첩(122a)은 양 주면에 칩 전국을 구비하고, 반도체 첩(122a)과 반도체 첩(122b)은 양자간에 배치된 캐리어 필름(124b) 상의 필름 전국 및 전기 배선에 의해 접속된다. 또한, 반도체 첩(122a)과 반도체첩(122b)은 접착총(133)에 의해 접착 고정된다.

또, 반도체 칩(122a)과 신호 전송용 땜납 범프(127)와의 전기적인 접속은 도 65에 도시한 반도체 칩(12 2)과 신호 전송용 땜납 범프(127)와의 접속과 동일하고, 캐리어 필룡(124)이 캐리어 필룡(124a)으로 되어 있는 점 이외는 MRAM(2000)과 기본적으로는 동일하기 때문에 설명은 생략한다.

또한, 반도체 첩(122a)과 반도체 첩(122b)은 상하 관계를 반대로 배치해도 좋다. 그 경우에는 반도체 칩(122b)의 양면에 칩 전국을 배치하면 좋다.

또한, 반도체 쳡(122a)과 반도체 침(122b)과의 조합은 적대도 한쪽의 침에 짜새 셀 어레이가 배치되어 있으면 국고, 공지의 반도체 첩의 임의의 조합이 가능하다.

도 65에 도시한 배AM(2100)에서는 배AM 셀 어레이의 주변 회로 및 각종 기능 블록이 포함된 반도체 칩 (122a)과 배AM 셀 어레이를 포함하는 반도체 칩(122b)을 따로따로 제조하여 조합하기 때문에, 형성 온도의 차이를 고려할 필요가 없고, 개개의 형성 온도를 최적화할 수 있다. 그리고, 반도체 칩(122a, 122b)을 따로따로 제조하기 때문에, 제조 공정이 병렬로 진행되어 제조 시간을 단촉할 수 있다.

<H-6. 변현제 2>

도 56에 도시한 MRAM(2000)에서는 차편채 SMB의 재료로 강자성체를 이용하였지만, 그 대신 lr(미리튬)울 20~30atom.% 포함하는 Inha 등의 반강자성채를 이용해도 마찬가지의 효과물 발휘한다.

또한, 도 66에 도시한 MRAM(2200)과 같이, 차례체 SMB협 강자성체(136a)와 반강자성체(136b)와의 다춈막으로 구성해도 좋다. 그 경우, 저면 기판(134) 중의 차폐 전극(126)도 마찬가지로 강자성체(126a)와 반강자성체(126b)의 다춈막으로 한다. 또, 다춈막의 상하 관계는 상기에 한정되지 않는다.

舞舞의 臺灣

본 발영에 따른 자기 기억 장치에 따르면, 적어도 하나의 자기 터널 접합이, 소프트 강자성체충의 자화가 용이한 방향인 이지 액시스가, 복수의 비트선 및 복수의 워드선의 연장 방향에 대하여 40~45°의 각도물 갖도록 배치되어 있기 때문에, 적은 기입 전류로 소프트 강자성체충의 자화 방향을 확실하게 반전할 수 있고, 기입 시의 소비 전력을 저감할 수 있다.


본 발명에 따른 자기 기억 장치에 따르면, 자기 터널 접합의 평면에서 본 형상에서 이지 액시스에 평행한 변이 이지 액시스에 직교하는 변보다 길머지도록 구형으로 구성되어 있기 때문에, 형상에 기인하는 이방 성에 의해 이지 액시스를 정하는 것이 용이해지고, 이지 액시스가 변화되는 것을 방지할 수 있다.

본 발명에 따른 자기 기억 장치에 따르면, 제1 및 제2 전환 수단에 의해 비트선의 제1 및 제2 단부를 제1 혹은 제2 전원으로 전환하며 접속할 수 있기 때문에, 비트선에 양 방향의 전류를 출리는 수 있고, 자기 터널 접합의 자화 방향을 변화시켜 데이터의 기입이나 소개가 가능해진다.

본 발명에 따른 자기 가역 장치에 따르면, 제1 및 제2 전환 수단을 동일 도전형의 제1~제4 MOS 트런지스 터로 구성하기 때문에, 제조가 용미해진다.

본 발명에 따른 자기 기억 장치에 따르면, 제1 전환 수단을 도전형이 다른 제1 및 제2 MDS 트런지스터로 구성하고, 제2 전환 수단을 도전형이 다른 제3 및 제4 MDS 트랜지스터로 구성하기 때문에, 제1 및 제2 MDS 트랜지스터의 한쪽, 및 제3 및 제4 MDS 트랜지스터의 한쪽의 제어 전국에 온 상태에서 전원 전압 미





상의 전압을 가할 필요가 없더지고, 게이트 절연막에 걸리는 부담을 작게 할 수 있다.

본 발명에 따른 자기 기억 장치에 따르면, 제1 및 제2 MOS 트랜지스터의 제1 주전국 사이, 제3 및 제4 MOS 트랜지스터의 제1 주전국 사이에 항상 온 상태가 되는 제5, 제8 MOS 트랜지스터를 각각 구비하고 있기 때문에, 제1 및 제2 MOS 트랜지스터의 한쪽의 제1 주전국에 가해지는 스트레스 전압을 저감하고, 스트레스 전압에 기인하는 누설 전류를 저감하여 소비전력을 저감할 수 있다.

본 발영에 따른 자기 기억 장치에 따르면, 복수의 메모리 셀 어레미를 갖는 자기 기억 장치에 있어서, 복수의 메모리 셀 어레이에 굴치는 복수의 메인 워드선과, 단일의 메모리 셀 어레이에만 걸치는 워드션을 이용함으로써, 동일한 배선에 직접적으로 접속되는 메모리 셀의 개수가 감소하기 때문에, 부하 용량이 지강된다. 그 결과, 부하 용량에 기인하는 지연 시간을 짧게 하여 고속 액세스를 살현할 수 있다.

본 발명에 따른 자기 기억 장치에 따르면, 복수의 메모리 셀 어렌이를 갖는 메모리 셀 어렌이군을 복수 포함하는 자기 기억 장치에 있어서, 단일의 메모리 셀 어렌이에만 걸치는 워드션과, 복수의 메모리 셀 어 레이에 걸치는 복수의 매연 워드션과, 복수의 메모리 셀 머렌이군에 검치는 복수의 글로벌 워드션을 이용 함으로써, 동일한 배션에 직접적으로 접속되는 메모리 셀의 개수가 감소하기 때문에, 부하 용량이 저감된 다. 그 결과, 부하 용량에 기인하는 지연 시간을 짧게 하여 고속 백세스를 실현할 수 있다.

본 발명에 따른 자기 기억 장치에 따르면, 복수의 메모리 셀 머레이를 갖는 자기 기억 장치에 있어서, 복 수의 메모리 셀 머레이에 걸치는 복수의 메인 비트선과, 단일의 메모리 셸 머레이에만 걸치는 비트선을 이용함으로써, 동일한 배선에 직접적으로 접속되는 메모리 셸의 개수가 감소하기 때문에, 부하 용량이 저 감된다. 그 결과, 부하 용량에 기인하는 지면 시간을 짧게 하여 고속 액세스를 삼현할 수 있다.

본 발명에 따른 자기 기억 장치에 따르면, 복수의 메모리 셀 어레이클 갖는 메모리 셀 어레이군을 복수 포함하는 자기 기억 장치에 있어서, 단일의 메모리 셀 어레이에만 걸치는 비트선과, 복수의 메모리 셀 머 레이에 걸치는 복수의 메인 비트선과, 목수의 메모리 셀 머레이군에 걸치는 부수의 글로벌 비트선을 미용 함으로써, 동일한 배선에 직접적으로 접속되는 메모리 셀의 개수가 감소하기 때문에, 부하 용량이 저감된 다. 그 결과, 부하 용량에 기인하는 지면 시간을 짧게 하여 고속 액세스를 살현할 수 있다.

본 발명에 따른 자기 기억 장치에 따르면, 소프트 강자성체총의 자화가 용이한 방향인 이지 액시스를 따른 방향으로 자계를 발생시키는 언덕터를 구비합으로써, 적어도 하나의 자기 터널 접합을 갖는 복수의 메모리 셀의 데이터를 일괄 소거 혹은 일괄 기입할 수 있기 때문에, 단시간에서의 처리가 가능해진다.

본 말명에 따른 자기 기억 장치에 따르면, 코잌형의 인덕터에 의해 효율적으로 자계를 발생시키기 때문에, 복수의 메모리 썰의 데이터를 일괄 소기 혹은 일괄 기입하는 경우의 소비 전력이 적다.

본 발명에 따른 자기 기억 장치에 따르면, 적어도 하나의 메모리 셀 머레이의, 복수의 비트선 및 복수의 워드선의 외혹에 플래시 비트선 및 플래시 워드션을 구비하고, 이들에 소청 방향의 진류를 쏠림으로써, 적어도 하나의 자기 터널 접합을 갖는 복수의 메모리 셀의 데이터를 일괄 소가 혹은 일괄 기입할 수 있기 때문에, 단시간에서의 처리가 가능해진다.

본 발영에 [따른 자기 기억 장치에 따르면, 복수의 메모리 셀 머레이가 매토릭스형으로 배치된 자기 기억 장치에 있어서, 플래시 비트선 및 플래시 워드선도 복수의 메모리 셀 머레이의 배열을 [따라 매트릭스를 구성하도록 배치함으로써, 복수의 메모리 셀 머레이의 데이터를 일괄 소가 혹은 일괄 기압할 수 있기 때 문에, 단시간에서의 처리가 가능해진다.

본 발명에 따른 자기 기억 장치에 따르면, 선택된 비트선 및 워드선 중 적어도 한쪽에 흐르는 전류를 LC 공진에 의해 보존하는 적어도 하나의 인덕터와, 적어도 하나의 캐페시터를 구비하기 때문에, 기입 전류를 리사이클할 수 있어 기입 시의 소비 전력을 저감할 수 있다.

본 방영에 [따른 자기 기억 장치에 따르면, 베트선에서와 기입 전류를 리사이불하기 위한 구체적 구성을 얻을 수 있다.

본 발명에 따른 자기 기억 장치에 따르면, 워드선에서의 기입 전류를 리시아클하기 위한 구체적 구성을 얻을 수 있다.

본 발명에 따른 자기 기억 장치에 따르면, 도체로 구성되는 차폐체 내에 적어도 하나의 반도체 점을 수납 함으로써, 적어도 하나의 자기 터널 접합을 포함하는 복수의 메모리 셀에서 자기 터널 접합의 자화 방향 이 외부 자계에 의해 반전되고, 데이터가 재기입되는 것을 방지함 수 있다.

본 발명에 따른 자기 기억 장치에 따르면, 적어도 하나의 반도체 첩이 제1 및 제2 용력 완화악에 의해 유 지되기 때문에, 외부로부터의 용력이 복수의 반도체 칩에 기해지는 것을 저감할 수 있다.


는 발명에 따른 자기 기억 장치에 따르면, 자기 기억 칩과, 메모리 셀 어레이의 주변 회로를 포함하는 회로 참으로 나눔으로써, 양자를 따로따로 제조하게 되어 형성 온도의 차이를 고려할 필요가 없으며, 개개의 형성 온도를 최적화할 수 있다. 또한, 제조 공정이 병렬로 진행되어 제조 시간을 단촉할 수 있다.

본 발명에 따른 자기 기억 장치에 따르면, 차폐체가 소프트 강자성체총과 평등하거나, 그보다 큰 투자율 을 갖는 감자성체로 구성되기 때문에, 외부 자계를 유효하게 차폐할 수 있다.

본 발명에 따른 자기 기억 장치에 따르면, 차폐체가 반강자성체로 구성되기 때문에 외부 자계를 유효하게 차폐할 수 있다.

본 발명에 (C)론 자기 기억 장치에 따르면, 차폐체가 강자성체와 반강자성체와의 다촉막으로 구성되기 때문에 외부 자계를 유효하게 차폐할 수 있다.

본 발명에 따른 자성체 기판에 따르면, 주면 전역에 배치된 적어도 하나의 자기 터널 접합을 형성하는 다 총막을 적어도 갖고 있기 때문에, 적어도 하나의 자기 터널 접합을 갖는 때모리 셀을 구비한 자기 기억



장치를 제조하는 경우, 단순한 반도체 기관을 준비하고, 그 주면 삼에 다용막을 형성하는 경우에 비해 제 조 공정을 생략할 수 있어 제조 비용을 삭감할 수 있다.

본 발명에 따른 자성체 기관에 따르면, 단일 자기 터널 겸합을 갖는 메모리 셈을 구비한 자기 기억 장치 의 제조에 적합한 자성체 기관이 얼머진다.

본 발명에 따른 자성체 기관에 따르면, 단일 자기 터널 결합의 하부에 pn 접합 다이오드를 갖는 메모리 셀을 구비한 자기 기억 장치의 제조에 적합한 반도체 기관이 얻어진다.

본 발명에 ID본 자성체 기판에 ID로면, MOSFET의 기생 용량을 지갑할 수 있는 SOI 기판 상에 적어도 하나의 자기 터널 접합이 형성되기 때문에, MOSFET의 등작 속도를 빠르게 하며, 결과적으로는 자기 기억 장치동작 속도도 빠르게 할 수 있다.

(57) 경구의 설위

청구함 1

비접촉으로 교차하며 매트릭스를 구성하는 복수의 비트선 및 복수의 워드선과,

상가 복수의 비트선과 상기 복수의 워드선과의 교차부에 각각 배치되며, 적어도 하나의 자기 터널 접합을 포함하는 복수의 메모리 셀을 구비한 자기 기억 잠치에 있어서,

상기 복수의 비트선의 제1 단부에 각각 접속되며, 상기 제1 단부와 제1 전원 혹은 제2 전원과의 전기적인 접속을 전환할 수 있는 복수의 제1 전환 수단과,

상기 복수의 비트선의 제2 단부에 각각 접속되며, 상기 제2 단부와 상기 제1 전원 혹은 상기 제2 전원과 의 전기적인 접속을 전환함 수 있는 복수의 제2 전환 수단을 포함하는 자기 기억 장치.

청구함 2

자기 기억 장치에 있어서,

비정속으로 교치하여 매트릭스를 구성하는 복수의 비트션 및 복수의 워드션, 및,

상기 복수의 베트선과 상기 복수의 워드선과의 교차부에 각각 배치되며, 적어도 해나의 자기 터널 접합을 포함하는 복수의 메모리 셀

로 구성되는 복수의 메모리 셑 머레이와,

상기 복수의 메모리 셈 어레이에 걸치는 복수의 메인 워드션과,

상가 복수의 매모리 셸 이레이의 개개에 대용하여 배치된 복수의 메모리 셸 이레이 선택선을 갖는 적어도 하나의 메모리 셸 이레이군을 포함하고,

상기 복수의 워드션은 상기 복수의 메인 워드션과 상기 복수의 메모리 셸 어래미 선택선과의 교차부에 각 각 설치된 제! 조합 논리 게이트의 출력에 각각 점속되고,

상기 제1 조합 논리 게이트의 입력은 교차 상태에 있는 상기 복수의 메인 워드션의 1개와 상기 복수의 메모리 셀 어레이 선택선의 1개에 접속되는 자기 기억 장치.

정구함 3

자기 기억 장치에 있어서,

비접축으로 교차하여 매트릭스를 구성하는 복수의 비트선 및 복수의 워드션, 및,

상기 복수의 비트선과 상기 복수의 워드선과의 교차부에 각각 배치되며, 적어도 하나의 자기 터널 접합을 포함하는 복수의 메모리 앱

로 구성되는 복수의 메모리 셀 머레이와,

상기 복수의 메모리 셑 어레이에 걸치는 복수의 메인 비트선과,


상기 복수의 매모리 셀 어레이의 개개에 대응하여 배치된 복수의 메모라 셀 어레이 선택선을 갖는 적머도하나의 메모리 셀 어레이군을 포함하고,

상기 복수의 비트선은 상기 복수의 메인 비트선과 상기 복수의 메모리 셈 머레이 선택선과의 교치부에 각 각 설치된 제1 조합 논리 게이트의 출력에 각각 접속되고,


상기 제1 조합 논리 게이트의 압력은 교차 상태에 있는 상기 복수의 메인 비트선의 1개와 상기 복수의 메모리 셀 어레이 선택선의 1개와 접속되는 자기 기억 장치.

C24






도만!





CH2




74-32














504









<u>5.85</u>













74-36







5.47













EU0




<u>E</u>U10




74-38







⊊Ø11




<u> 5012</u>




£#13




5.814












<u>C#10</u>




IEB! 17









5.0110




⊊U10




SE120



GP121




£#22




74-41







5.023




<u> 5821</u>




S-E425
















<u> 503</u>






















⊆830








<u>⊊@31</u>




74-47
















*⊈93*3




74-49





5.8134

400




64: 서브 위드신


86 : MRAM 4 어래야

67: 메인 위투신







*⊊£*35
















<u> Sein</u>

800




164 : 서브 워드선 167 : 메인 비트션 166 : MRAM센 어래어






⊊eso




74-54






⊊0!99




ID: 인덕터







<u> 5940</u>









<u>52M1</u>

















*⊊9*43




FBL: 플레시 비브션 FWL: 플레시 워드션









도ଥା









<u>5.047</u>









도图:8









. 5.049




⊊050








<u> 5</u>851




E252




1200







*도만5*3




SE191





JE 2495




















<u>5950</u>



5-E159












£961



<u>52862</u>




9:1983




74-68







<u>5</u>264




£865



i Dires





5.8967




74-69

















5971



5:E972




53970




74-71






<u>52174</u>




5:475





74-72





<u>£</u>978








= 2002−0065323

<u><u>5</u>978</u>



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

| BLACK BORDERS
| IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
| FADED TEXT OR DRAWING
| BLURRED OR ILLEGIBLE TEXT OR DRAWING
| SKEWED/SLANTED IMAGES
| COLOR OR BLACK AND WHITE PHOTOGRAPHS
| GRAY SCALE DOCUMENTS
| LINES OR MARKS ON ORIGINAL DOCUMENT
| REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

□ OTHER: _____

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.